[发明专利]在数字线与一级存取装置之间包括二级存取装置的集成式存储器

说明书

本申请案涉及在数字线与一级存取装置之间包括二级存取装置的集成式存储器。一些实施例包含一种具有一级存取晶体管的集成式组合件。所述一级存取晶体管具有第一源极/漏极区和第二源极/漏极区。所述第一源极/漏极区与第二源极/漏极区当所述一级存取晶体管处于接通模式中时彼此耦合，且当所述一级存取晶体管处于断开模式中时不彼此耦合。电荷存储装置与所述第一源极/漏极区耦合。数字线通过二级存取装置与所述第二源极/漏极区耦合。所述二级存取装置具有接通模式和断开模式。仅当所述一级存取晶体管和所述二级存取装置两者处于其相应接通模式中时，所述数字线与所述电荷存储装置耦合。

技术领域

本发明涉及在数字线与一级存取装置之间包括二级存取装置的集成式存储器。

背景技术

现代计算架构中利用存储器来存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可提供结构简单、低成本且速度快的优点。

DRAM可利用存储器单元，每一存储器单元具有一个电容器与一个晶体管(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区耦合。图1中示出实例1T-1C存储器单元2，其中晶体管标记为T且电容器标记为C。电容器具有与晶体管的源极/漏极区耦合的一个节点，且具有与共同板CP耦合的另一节点。共同板可与例如处于从大于或等于接地到小于或等于VCC的范围内的电压(即，接地≤CP≤VCC)的任何合适电压耦合。在一些应用中，共同板板处于约二分之一VCC(即，约VCC/2)的电压下。晶体管具有耦合到字线WL(即，存取线)的栅极，且具有耦合到位线BL(即，数字线或感测线)的源极/漏极区。在操作中，由沿着字线的电压产生的电场可在读取/写入操作期间以选通方式将位线耦合到电容器。

图2中示出另一现有技术1T-1C存储器单元配置。图2的配置示出两个存储器单元2a和2b；其中存储器单元2a包括晶体管T1和电容器C1，且存储器单元2b包括晶体管T2和电容器C2。字线WL0和WL1分别与晶体管T1和T2的栅极电耦合。存储器单元2a和2b共享到位线BL的连接。

上文描述的存储器单元可并入到存储器阵列中，且在一些应用中，存储器阵列可具有开放式位线布置。在图3中示出具有开放式位线架构的实例集成式组合件9。组合件9包含两个横向邻近的存储器阵列(“阵列1”和“阵列2”)，其中阵列中的每一个包含图2中描述的类型的存储器单元(在图3中未标记以便简化图式)。字线WL0-WL7跨越阵列延伸，且与字线驱动器耦合。数字线D0-D8与第一阵列(阵列1)相关联，且数字线D0*-D8*与第二阵列(阵列2)相关联。感测放大器SA0-SA8设置于第一阵列与第二阵列之间。处于相同高度的数字线彼此配对且经由感测放大器进行比较(例如，数字线D0和D0*彼此配对且与感测放大器SA0进行比较)。在读取操作中，配对的数字线中的一个可充当确定配对的数字线中的另一个的电性质(例如，电压)的参考。

当字线经启动时，常规DRAM存取沿着一行的所有存储器单元。在一些应用中，可能需要选择性地存取沿着行的存储器单元中的仅一些存储器单元，或甚至仅单个存储器单元(即，单个位)。需要开发实现沿着经启动行的特定存储器单元的存取的DRAM架构。

发明内容

在一个方面中，本申请案是针对一种集成式组合件，其包括：一级存取晶体管，其具有第一源极/漏极区和第二源极/漏极区，所述第一源极/漏极区与第二源极/漏极区当所述一级存取晶体管处于接通模式中时彼此耦合，且当所述一级存取晶体管处于断开模式中时不彼此耦合；电荷存储装置，其与所述第一源极/漏极区耦合；和数字线，其通过二级存取装置与所述第二源极/漏极区耦合；所述二级存取装置具有接通模式和断开模式；仅当所述一级存取晶体管和所述二级存取装置两者处于其相应接通模式中时，所述数字线与所述电荷存储装置耦合。