[发明专利]控制器复位系统及装置

权利要求书

1.一种控制器复位系统，其特征在于，所述控制器采用基于CPLD的控制器；

在每一个内部模块区域生成不同时钟域的时钟，采集对应集成电路的运行情况并进行判断是否正常运行，形成结论信息；其中，集成电路的运行情况正常的判断准则是“心跳信号”的频率是否在一个预设的波动范围内；

根据结论信息选择是否需要进行复位输出，对于需要进行复位输出的集成电路启动复位逻辑；在复位逻辑过程中，对需要进行复位输出的集成电路根据时序要求进行排列；

在复位逻辑过程中，通过分频得到的时钟脉冲以及预设的计数上限,对复位信号时长进行精确计数。

2.根据权利要求1所述的控制器复位系统，其特征在于，

对集成电路进行复位时，冷复位策略为：

每次上电后初始化冷复位寄存器,保证其中的冷复位标志信号为低电平；

对集成电路进行复位时，热复位策略为：

热复位寄存器在上电初始化过程中设置热复位标志信号，并在热复位之后改变这个信号，用来判断集成电路是否真的完成热复位。

3.一种控制器复位装置，其特征在于，

所述控制器复位装置包括：

时钟分频模块，与系统时钟构成通讯；

通信接口模块，用于连接集成电路；

计数器模块，用于结合时钟分频模块的脉冲以及预设的计数上限,对复位信号时长进行精确计数；

复位逻辑控制模块，分别与上述三个模块连接，对需要复位的集成电路进行复位；

时钟分频模块用于生成不同时钟域的时钟，通信接口模块判断待复位集成IC的运行情况，若运行正常则“心跳信号”保持1Hz的方波通信，若1Hz的方波出现±30％时间误差,则判断为集成IC出现工作异常情况,复位逻辑控制模块根据通信接口 模块所接收到的信息,判断是否需要进行复位输出,计数器模块通过分频得到的时钟脉冲,通过设计相应的计数上限,得到精确计数值,确保复位信号时长准确。

4.根据权利要求3所述的控制器复位装置，其特征在于，

所述通信接口模块，用于接收集成电路的“心跳信号”，并与时钟分频模块构成通讯。

5.根据权利要求3所述的控制器复位装置，其特征在于，

所述复位逻辑控制模块包括：

记录单元，记录所需要复位的每一个集成电路；

时序单元，根据所需要复位的集成电路的时序要求以及复位的时间段，形成复位策略；

复位单元，根据复位策略对集成电路进行复位。

6.根据权利要求5所述的控制器复位装置，其特征在于，

所述复位单元包括：

冷复位策略单元：

每次上电后初始化冷复位寄存器,保证其中的冷复位标志信号为低电平。

7.根据权利要求5所述的控制器复位装置，其特征在于，

所述复位单元包括：

热复位策略单元：

热复位寄存器在上电初始化过程中设置热复位标志信号，并在热复位之后改变这个信号，用来判断集成电路是否真的完成热复位。