[发明专利]控制器复位系统及装置

说明书

本发明公开了一种控制器复位系统及装置，包括：采集集成电路的运行情况并进行判断是否正常运行，形成结论信息；根据结论信息选择是否需要进行复位输出，对于需要进行复位输出的集成电路启动复位逻辑；在复位逻辑过程中，通过分频得到的时钟脉冲以及预设的计数上限,对复位信号时长进行精确计数。在本发明实施例中，解决了功能复杂的控制器中，不同复位条件和不同的复位时序带来的复位电路设计复杂性，通过CPLD的灵活可编程性，实现复位逻辑简单化，并且摆脱复位时间的RC束缚，实现整体复位逻辑简单，统一，有效。

技术领域

本发明涉及通信技术领域，尤其涉及一种控制器复位系统及装置。

背景技术

目前，在自动化控制系统中，由于控制器需求越来越复杂，单个控制器模块所承载的功能越来越多，不可避免的，控制器上的集成IC器件也随之增加，为了能够使系统更加稳定且准确的运行，复位系统是必须的。但是不同集成IC的复位条件和时序不一致，导致整个复位逻辑庞大且繁杂。

现有的复位逻辑实现是基于RC的充放电，实现集成IC的复位设计。现有技术方案需要通过计算RC的阻值和容值，实现集成IC的精确复位，并且很难通过CPU去控制，并且，随着集成IC在控制器模块上所占比重越来越大，复位电路所占的板面也随之增加，这不利于控制器模块小型化的趋势。

发明内容

本发明实施例提供一种控制器复位系统及装置，解决功能复杂的控制器中，不同复位条件和不同的复位时序带来的复位电路设计复杂性，通过CPLD的灵活可编程性，实现复位逻辑简单化，并且摆脱复位时间的RC束缚，实现整体复位逻辑简单，统一且有效。

本发明实施例第一方面提供了一种控制器复位系统，可包括：

采集集成电路的运行情况并进行判断是否正常运行，形成结论信息；

根据结论信息选择是否需要进行复位输出，对于需要进行复位输出的集成电路启动复位逻辑；

在复位逻辑过程中，通过分频得到的时钟脉冲以及预设的计数上限,对复位信号时长进行精确计数。

进一步地，集成电路的运行情况正常的判断准则是“心跳信号”的频率是否在一个预设的波动范围内。

进一步地，在复位逻辑过程中，对需要进行复位输出的集成电路根据时序要求进行排列。

进一步地，对集成电路进行复位时，冷复位策略为：

每次上电后初始化冷复位寄存器,保证其中的冷复位标志信号为低电平。

进一步地，对集成电路进行复位时，热复位策略为：

热复位寄存器在上电初始化过程中设置热复位标志信号，并在热复位之后改变这个信号，用来判断集成电路是否真的完成热复位。

本发明实施例第二方面提供了一种控制器复位装置，包括：

时钟分频模块，与系统时钟构成通讯；

通信接口模块，用于连接集成电路；

计数器模块，用于结合时钟分频模块的脉冲以及预设的计数上限,对复位信号时长进行精确计数；

复位逻辑控制模块，分别与上述三个模块连接，对需要复位的集成电路进行复位。

进一步地，通信接口模块，用于接收集成电路的“心跳信号”，并与时钟分频模块构成通讯。

进一步地，复位逻辑控制模块包括：

记录单元，记录所需要复位的每一个集成电路；

时序单元，根据所需要复位的集成电路的时序要求以及复位的时间段，形成复位策略；

复位单元，根据复位策略对集成电路进行复位。