[发明专利]多通道ADC系统同步采样的装置及方法有效
申请号: | 201910733380.2 | 申请日: | 2019-08-09 |
公开(公告)号: | CN110350920B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 王现喜;王建东;徐振涛 | 申请(专利权)人: | 成都铭科思微电子技术有限责任公司 |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 成都其高专利代理事务所(特殊普通合伙) 51244 | 代理人: | 贾波 |
地址: | 610000 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通道 adc 系统 同步 采样 装置 方法 | ||
1.多通道ADC系统同步采样的装置,其特征在于:设置有TOKEN生成单元、TOKEN分配单元、ADC单元、ADC后端逻辑单元及RCOUT,
TOKEN生成单元,基于采样时钟,产生一个循环因子;
TOKEN分配单元,用来将循环因子分配至ADC单元及ADC后端逻辑单元,具体为:大通道ADC,共享一个模拟前端采样保持电路,将采集的模拟信号广播至后续各级ADC子通道,ADC子通道根据本地时钟和本地循环因子,进行数据循环采集,并进行数据量化,在下一次循环因子有效时,输出至ADC后端逻辑单元;
ADC单元,用来采样对应通道的模拟输入,并量化成多比特的数字信号;在所述ADC单元内设置有两个大通道ADC,在每个大通道ADC内设置有至少一个ADC子通道;
ADC后端逻辑单元,用来生成对齐的数据时钟,以及实现大通道ADC内部ADC子通道的数据交织输出功能;
RCOUT,用来将循环因子传递到下游ADC芯片,其周期等于循环因子的周期,占空比为50%。
2.根据权利要求1所述的多通道ADC系统同步采样的装置,其特征在于:所述TOKEN生成单元工作于Master模式或Slave模式。
3.根据权利要求2所述的多通道ADC系统同步采样的装置,其特征在于:在所述Master模式下,TOKEN生成单元基于采样时钟CLK,进行循环计数,循环周期为大通道ADC内的ADC子通道数目N,计数方式使用格雷码;用于产生一系列的循环脉冲,其占空比为1/N。
4.根据权利要求2所述的多通道ADC系统同步采样的装置,其特征在于:在所述Slave模式下,TOKEN生成单元基于参考时钟,同步于采样时钟,参考时钟的时钟周期是采样时钟时钟周期的N倍,占空比为:1/N且(N-1)/N,参考时钟的来源由上一级ADC芯片提供或由独立的时钟芯片提供。
5.根据权利要求1所述的多通道ADC系统同步采样的装置,其特征在于:所述两个大通道ADC内皆设置有1~10个ADC子通道。
6.根据权利要求1~5任一项所述的多通道ADC系统同步采样的装置,其特征在于:所述ADC后端逻辑单元,根据循环因子,循环输出数据及数据时钟。
7.根据权利要求1~5任一项所述的多通道ADC系统同步采样的装置,其特征在于:在所述ADC后端逻辑单元内设置有与ADC单元相互通信的交织输出单元和与TOKEN分配单元相互通信的DCLK生成单元。
8.多通道ADC系统同步采样的装置实现同步采样的方法,基于权利要求1-7任一项所述的多通道ADC系统同步采样的装置实现,其特征在于:所述同步采样的方法包括下述步骤:
1)TOKEN生成单元,基于采样时钟,产生一个循环因子;
2)TOKEN分配单元将循环因子分配至ADC单元及ADC后端逻辑单元;
3)ADC单元采样对应通道的模拟输入,并量化成多比特的数字信号;
4)ADC后端逻辑单元生成对齐的数据时钟,根据循环因子,依次从大通道ADC的ADC子通道中,采集数据,并进行加权处理后,通过数据输出DOUT引脚输出至装置外部。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都铭科思微电子技术有限责任公司,未经成都铭科思微电子技术有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910733380.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种流水线模拟数字转换器
- 下一篇:放大器电路装置和用于校准其的方法