[发明专利]多通道ADC系统同步采样的装置及方法

说明书

本发明公开了多通道ADC系统同步采样的装置及方法，设置有TOKEN生成单元、TOKEN分配单元、ADC单元、ADC后端逻辑单元及RCOUT，TOKEN生成单元，基于采样时钟CLK，产生一个循环因子TOKEN；TOKEN分配单元，用来将循环因子TOKEN分配至ADC单元及ADC后端逻辑单元；ADC单元，用来采样对应通道的模拟输入，并量化成多比特的数字信号；ADC后端逻辑单元，用来生成对齐的数据时钟，以及实现大通道ADC内部ADC子通道的数据交织输出功能，RCOUT，用来将循环因子传递到下游ADC芯片，其周期等于循环因子的周期，占空比为50%；所述装置可以实现片内多通道的数据对齐，其方法亦能够实现在装置（芯片）上电后，数据输出DOUT0和DOUT1，和时钟输出DCLK0、DCLK1自动对齐，无需软件再干涉。

技术领域

本发明涉及多通道ADC技术领域，具体的说，是多通道ADC系统同步采样的装置及方法。

背景技术

针对采用并行LVDS输出、多通道的ADC系统，其每个通道的数据时钟DCLK和数据输出DOUT，若相位对齐，将会简化外围及下游数据收集电路的设计。

现有的多通道对齐方案，都无法实现单颗芯片片内各个通道自动地相互对齐。而多颗芯片片间各个通道的对齐，要么片外对同步信号的走线及匹配有较高的要求，要么需要对数据输出DOUT和数据时钟DCLK分开校正。

发明内容

本发明的目的在于提供多通道ADC系统同步采样的装置及方法，所述装置可以实现片间多通道的数据及时钟对齐，为了避免片外对同步信号的走线及匹配的要求，装置内部集成了根据使用情况而进行相应配置的TOKEN生成单元，在使用时，用户可以进行配置使得各个ADC芯片的数据时钟DCLK，相位一致、周期一致；而片内数据时钟DCLK自动对齐，各个通道的数据输出DOUT亦是自动对齐，所述方法基于该装置而设定，为装置所能实现的功能及目的构建所需方法。

本发明通过下述技术方案实现：多通道ADC系统同步采样的装置，设置有TOKEN生成单元、TOKEN分配单元、ADC单元、ADC后端逻辑单元及RCOUT，

TOKEN生成单元，基于采样时钟(CLK)，产生一个循环因子(TOKEN)；

TOKEN分配单元，用来将循环因子(TOKEN)分配至ADC单元及ADC后端逻辑单元；

ADC单元，用来采样对应通道的模拟输入，并量化成多比特的数字信号；

ADC后端逻辑单元，用来生成对齐的数据时钟，以及实现大通道ADC内部ADC子通道的数据交织输出功能；

RCOUT，用来将循环因子传递到下游ADC芯片，其周期等于循环因子的周期，占空比为50％。

进一步的为更好地实现本发明所述的多通道ADC系统同步采样的装置，特别采用下述设置方式：所述TOKEN生成单元工作于Master模式或Slave模式。

进一步的为更好地实现本发明所述的多通道ADC系统同步采样的装置，特别采用下述设置方式：在所述Master模式下，TOKEN生成单元基于采样时钟(CLK)，进行循环计数，循环周期为大通道ADC内的ADC子通道数目N，计数方式使用格雷码；用于产生一系列的循环脉冲，其占空比为1/N。

进一步的为更好地实现本发明所述的多通道ADC系统同步采样的装置，特别采用下述设置方式：在所述Slave模式下，TOKEN生成单元基于参考时钟(RCLK)，同步于采样时钟(CLK)，参考时钟(RCLK)的时钟周期是采样时钟(CLK)时钟周期的N倍，占空比为：1/N且(N-1)/N，参考时钟(RCLK)的来源由上一级ADC芯片提供或由独立的时钟芯片提供。

进一步的为更好地实现本发明所述的多通道ADC系统同步采样的装置，特别采用下述设置方式：在所述ADC单元内设置有两个大通道ADC，在每个大通道ADC内设置有至少一个ADC子通道。