[发明专利]FPGA部分重配置实现方法、装置及电子设备和存储介质在审
| 申请号： | 201910735614.7 | 申请日： | 2019-08-09 |
| 公开（公告）号： | CN110515888A | 公开（公告）日： | 2019-11-29 |
| 发明（设计）人： | 王贤坤 | 申请（专利权）人： | 苏州浪潮智能科技有限公司 |
| 主分类号： | G06F15/177 | 分类号： | G06F15/177;G06F15/78 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 史翠<国际申请>=<国际公布>=<进入国 |
| 地址： | 215100 江苏省苏州市吴*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 逻辑区域 重配置 逻辑结构 网表 计算机可读存储介质 软件依赖性 代码生成 电子设备 划分结果 逻辑资源 硬件结构 约束标志 布线 申请 分配 | ||
1.一种FPGA部分重配置实现方法，其特征在于，包括：
确定FPGA的逻辑结构；其中，所述逻辑结构描述所述FPGA中多个逻辑区域的划分结果；
为每个所述逻辑区域分配逻辑资源，并为每个所述逻辑区域设置约束标志，以便实现FPGA的部分重配置；
基于每个所述逻辑区域的代码生成每个所述逻辑区域的网表，并根据所述网表对所述FPGA进行布局布线。
2.根据权利要求1所述FPGA部分重配置实现方法，其特征在于，所述逻辑区域之间通过片内信号线或总线连接，所述逻辑区域与主机之间通过外部管脚相连。
3.根据权利要求1或2所述FPGA部分重配置实现方法，其特征在于，还包括：
当接收到重配置命令时，确定所述重配置命令对应的目标逻辑区域；
根据所述重配置命令对所述目标逻辑区域的代码进行更新。
4.根据权利要求3所述FPGA部分重配置实现方法，其特征在于，所述根据所述重配置命令对所述目标逻辑区域的代码进行更新，包括：
下载所述目标逻辑区域的代码，并根据所述重配置命令对所述代码进行更新。
5.根据权利要求3所述FPGA部分重配置实现方法，其特征在于，所述根据所述重配置命令对所述目标逻辑区域的代码进行更新，包括：
下载所有所述逻辑区域，利用所述目标逻辑区域的约束标志所述根据所述重配置命令对所述目标逻辑区域的代码进行更新。
6.一种FPGA部分重配置实现装置，其特征在于，包括：
确定模块，用于确定FPGA的逻辑结构；其中，所述逻辑结构描述所述FPGA中多个逻辑区域的划分结果；
设置模块，用于为每个所述逻辑区域分配逻辑资源，并为每个所述逻辑区域设置约束标志，以便实现FPGA的部分重配置；
生成模块，用于基于每个所述逻辑区域的代码生成每个所述逻辑区域的网表，并根据所述网表对所述FPGA进行布局布线。
7.根据权利要求6所述FPGA部分重配置实现装置，其特征在于，还包括：
接收模块，用于当接收到重配置命令时，确定所述重配置命令对应的目标逻辑区域；
更新模块，用于根据所述重配置命令对所述目标逻辑区域的代码进行更新。
8.根据权利要求7所述FPGA部分重配置实现装置，其特征在于，所述更新模块具体为下载所有所述逻辑区域，利用所述目标逻辑区域的约束标志所述根据所述重配置命令对所述目标逻辑区域的代码进行更新的模块。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述FPGA部分重配置实现方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述FPGA部分重配置实现方法的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司，未经苏州浪潮智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910735614.7/1.html，转载请声明来源钻瓜专利网。
