[发明专利]一种提高电荷电压转换增益的四管有源像素结构

说明书

一种提高电荷电压转换增益的四管有源像素结构，该像素结构具有远端浮动扩散区FD，降低了浮动扩散区FD与传输栅TG的交叠电容和浮动扩散区FD与复位管RST的栅极的交叠电容，提高了电荷电压转换增益，有效降低了等效输入噪声，同时实现了电荷完全转移，保证了图像传感器高的信噪比。

技术领域

本发明属于互补金属氧化物半导体CMOS图像传感器领域，尤其涉及一种提高电荷电压转换增益的四管有源像素结构。

背景技术

随着CMOS工艺节点的进步，像素尺寸在不断减小，导致全阱容量不断下降，为保证图像传感器的高信噪比，需通过提高像素内电荷电压转换增益，从而提高光电信号。

目前比较成熟的提高光电信号的结构有基于单光子雪崩二极管的像素和雪崩倍增电荷耦合器件，这两种结构都是利用倍增效应来提高光电信号，但它们存在工作电压过高，功耗大，像素尺寸大等问题。此外还有一种利用小尺寸源极跟随器结构，通过减小源极跟随器栅极电容来提高电荷电压转换增益，该方法适用于大尺寸像素，但对于小尺寸像素，会增大源极跟随器的1/f噪声，影响图像的质量。

发明内容

针对现有技术中存在的问题，本发明一种提高电荷电压转换增益的四管有源像素结构，通过减小浮动扩散区FD的电容大小，提高电荷电压转换增益，从而提高光电信号，降低等效输入噪声，保证图像传感器高的信噪比，为发展单光子计数图像传感器提供基础。

一种提高电荷电压转换增益的四管有源像素结构如图一所示，该像素结构包括钳位光电二极管、传输管、浮动扩散区FD、复位晶体管RST、源极跟随器SF、选择管SEL。与传统四管有源像素结构相比，其中钳位光电二极管、源极跟随器SF、选择管SEL的构成没有发生变化，硅衬底（101）、钳位层（103）、和电荷存储区SW（102）构成钳位光电二极管PPD；连接区（114）、硅衬底（101）、连接区（115）构成源级跟随器SF，多晶硅栅（111）、连接区（115）、硅衬底（101）、连接区（116）构成选择管SEL；但是传输管、浮动扩散区FD、复位晶体管RST结构发生了变化，传输管中除去多晶硅栅TG（105）、硅衬底（101）外，增加了势垒区PB（106）、虚拟势垒区VB（107）；浮动扩散区FD（109）远离多晶硅栅TG（105）和复位晶体管RST；复位晶体管RST中除去多晶硅栅（108）、连接区（114）外，增加了虚拟势垒区VB（112）、势垒区PB（113）。

本发明的关键技术在于通过引入虚拟势垒区VB（107112），实现浮动扩散区FD（109）远离传输栅TG（105）、复位晶体管栅（108），从而减小浮动扩散区FD（109）与传输栅TG（105）、复位晶体管栅（108）的交叠电容，进而增大电荷电压转换增益。结合图一简述本发明像素结构实现电荷完全转移的工作原理，当传输栅TG（105）为高压时，传输栅TG（105）下的沟道开启，钳位光电二极管中电荷存储区SW（102）全部流向浮动扩散区FD（109），由于传输栅TG（105）和浮动扩散区FD（109）之间存在一个小电势，仍有部分电荷留在沟道中，当传输栅TG（105）上的电压由高向低转变时，沟道中剩余电荷会流向浮动扩散区FD（109），保证电荷的完全转移。实现浮动扩散区FD（109）复位的工作原理，当复位晶体管栅（108）电压为低电压时，空穴在虚拟势垒区VB（112）和势垒区PB（113）中积累形成沟道，由于连接区（114）接电源VDD，此时对浮动扩散区FD（109）进行复位。

一种提高电荷电压转换增益的四管有源像素结构，该像素结构具有远端浮动扩散区FD，降低了浮动扩散区FD与传输栅TG的交叠电容和浮动扩散区FD与复位管RST的栅极的交叠电容，提高了电荷电压转换增益，有效降低了等效输入噪声，同时实现了电荷完全转移，保证了图像传感器高的信噪比。

附图说明

图1是提高转换增益的四管有源像素结构示意图。

具体实施方式

本发明提出的像素结构，与传统的四管有源像素工艺兼容，但在不同工艺条件下，需要对关键参数进行细微调整，例如传输栅和复位晶体管栅下的势垒区PB与虚拟势垒区VB的掺杂类型，从而使得在相应工艺下转换增益达到最优。图1给出了本发明提出的提高电荷电压转换增益的四管有源像素结构的一种最佳实施方案：该像素结构基于p型硅衬底（101），p+型钳位层（103）位于p型硅衬底（101）的上表面；p型硅衬底（101）、p+型钳位层（103）、和n型电荷存储区SW（102）构成钳位光电二极管PPD；多晶硅栅TG（105）、p型势垒区PB（106）、p-型虚拟势垒区VB（107）、p型硅衬底（101）构成传输管；n型浮动扩散区FD（109）远离多晶硅栅TG（105）；多晶硅栅（108）、p-型虚拟势垒区VB（112）、p型势垒区PB（113）、n型连接区（114）构成复位晶体管RST；n型连接区（114）、p型硅衬底（101）、n型连接区（115）构成源级跟随器SF；多晶硅栅（111）、n型连接区（115）、p型硅衬底（101）、n型连接区（116）构成选择管SEL；n型浮动扩散区FD（109）、p-型虚拟势垒区VB（112）、p型势垒区PB（113）、n型连接区（114115116）位于p阱（104）之中；钳位光电二极管（102103）右侧与传输栅TG（105）左侧相连；传输栅TG（105）右侧与浮动扩散区FD（109）通过p-虚拟势垒区VB（107）相连；复位晶体管RST（108）右侧与浮动扩散区FD（109）通过p-虚拟势垒区VB（112）相连；复位晶体管RST（108）右侧与n型连接区（114）左侧相连；n型连接区（114）右侧与源级跟随器SF（110）左侧相连；源级跟随器SF（110）右侧与n型连接区（115）左侧相连；n型连接区（115）右侧与选择管SEL（111）左侧相连；选择管SEL（111）右侧与n型连接区（116）左侧相连；n型浮动扩散区FD（109）通过金属线与源级跟随器SF栅（110）相连；n型连接区（114）通过金属线与电源VDD相连；n型连接区（116）通过金属线与列总线Column Bus相连。