[发明专利]用于刷新半导体装置的存储器的设备

说明书

本申请涉及用于刷新半导体装置的存储器的设备。本文揭示一种设备，其包含：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；冗余电路，其经配置以存储所述存储器单元阵列的多个有缺陷地址；以及行预解码器，其经配置以当所述行锤击刷新地址匹配于所述多个有缺陷地址中的任一者时在所述行锤击刷新地址上跳过刷新操作。

技术领域

本申请涉及半导体装置的技术领域，且尤其涉及存储器的技术领域。

背景技术

动态随机存取存储器(DRAM)包含可用以存储数据的易失性存储器单元。然而，为了维持所存储的数据，周期性地刷新存储器单元以恢复正存储的数据。通常通过对与相应刷新地址相关联的存储器单元的群组进行定序来刷新存储器单元。可在内部产生刷新地址，且响应于刷新命令来执行对应于刷新地址的存储器单元的刷新操作。

刷新存储器单元会消耗功率。在低功率应用中，减少刷新操作的功率消耗可为有益的。因此，可具有减少的功率消耗的刷新操作可为合意的。

发明内容

在一个方面中，提供一种设备。所述设备包括：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；冗余电路，其经配置以存储所述存储器单元阵列的多个有缺陷地址；以及行预解码器，其经配置以当所述行锤击刷新地址匹配于所述多个有缺陷地址中的任一者时跳过所述行锤击刷新地址上的刷新操作。

在另一方面中，提供一种设备。所述设备包括：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；锁存电路，其经配置以响应于刷新命令的第一次发生而锁存所述行锤击刷新地址；以及行预解码器，其经配置以响应于所述刷新命令的第二次发生而在所述行锤击刷新地址上执行刷新操作。

在再一方面中，提供一种设备。所述设备包括：存储器单元阵列，其包含常规阵列和冗余阵列；冗余电路，其包含多个存储器组，每一存储器组存储所述常规阵列中的有缺陷地址和指示所述存储器组经启用或未经启用的启用位，所述存储器组中的每一组具有不同的组地址；刷新计数器，其经配置以响应于刷新命令而更新刷新地址；以及行预解码器，其经配置以当所述刷新地址是针对所述常规阵列且不匹配于所述冗余电路中的所述存储器组中的任一组中存储的所述有缺陷地址时在所述刷新地址上执行刷新操作，且经配置以当所述刷新地址是针对所述冗余阵列时且当对应于所述刷新地址的所述存储器组未经启用时在所述刷新地址上跳过所述刷新操作。

附图说明

图1是根据本发明的实施例的设备的框图。

图2是根据本发明的实施例的存储器阵列的示意图。

图3是根据本发明的实施例的刷新控制电路的框图。

图4是根据本发明的实施例的掩蔽控制电路的框图。

图5是根据本发明的实施例的刷新操作的图。

图6是根据本发明的实施例的执行刷新操作的时序图。

图7是根据本发明的实施例的包含行锤击刷新操作的刷新操作的图。

图8是根据本发明的实施例的执行包含行锤击刷新操作的刷新操作的时序图。

图9是根据本发明的实施例的刷新控制电路的框图。

图10是根据本发明的实施例的就绪信号产生电路的电路图。

图11是根据本发明的实施例的冗余电路的框图。

图12是根据本发明的实施例的刷新操作的时序图。

图13和14是根据本发明的实施例的刷新操作的图。

具体实施方式