[发明专利]半导体器件

权利要求书

1.一种半导体器件(100)，包括：

半导体衬底(120)中的复合pn结结构(J1)，其中，所述复合pn结结构(J1)被布置为具有预定的第一结缓变系数m₁，其中m₁≥0.50，

其中，所述复合pn结结构(J1)包括第一部分pn结结构(J11)和第二部分pn结结构(J12)，

其中，所述第一部分pn结结构(J11)被布置为具有预定的第一部分结缓变系数m₁₁，并且其中，所述第二部分pn结结构(J12)被布置为具有预定的第二部分结缓变系数m₁₂，

其中，所述预定的第一部分结缓变系数m₁₁与所述预定的第二部分结缓变系数m₁₂不同，其中m₁₁≠m₁₂，并且

其中，所述预定的第一部分结缓变系数m₁₁和第二部分结缓变系数m₁₂中的至少一个大于0.50，其中m₁₁>0.50和/或m₁₂>0.50，

其中，所述复合pn结结构(J1)的所述预定的第一结缓变系数m₁基于所述第一部分结缓变系数m₁₁和所述第二部分结缓变系数m₁₂的预定组合。

2.根据权利要求1所述的半导体器件(100)，其中，所述第一部分pn结结构(J11)和所述第二部分pn结结构(J12)中的、具有较小的预定的部分结缓变系数m₁₁或m₁₂的部分pn结结构被布置为：提供所述半导体器件(100)的等于或小于25V的预定击穿电压(V_bd)。

3.根据权利要求1或2所述的半导体器件(100)，其中，所述预定组合成比例地取决于：所述第一部分pn结结构(J11)和所述第二部分pn结结构(J12)的与所述半导体衬底(120)的第一主表面区域(120a)平行的有源区域之间的面积比。

4.根据权利要求1至3中任一项所述的半导体器件(100)，其中，所述复合pn结结构(J1)的所述第一部分pn结结构(J11)和所述第二部分pn结结构(J12)被并联电连接。

5.根据权利要求1至4中任一项所述的半导体器件(100)，其中，所述第一部分pn结结构(J11)被布置为具有大于0.50的第一部分结缓变系数m₁₁，其中m₁₁>0.50，并且其中，所述第二部分pn结结构(J12)被布置为具有大于0.25的第二部分结缓变系数m₁₂，其中m₁₂>0.25。

6.根据权利要求1至5中任一项所述的半导体器件(100)，其中，所述第一部分pn结结构(J11)被布置为具有大于0.50的第一部分结缓变系数m₁₁，其中m₁₁>0.50，并且其中，所述第二部分pn结结构(J12)被布置为具有小于0.50的第二部分结缓变系数m₁₂，其中m₁₂<0.50。

7.根据权利要求1至6中任一项所述的半导体器件(100)，其中，所述第一部分pn结结构(J11)和所述第二部分pn结结构(J12)相对于所述半导体衬底(120)的第一主表面区域(120a)在深度方向上垂直延伸到所述半导体衬底(120)中。