[发明专利]半导体器件

说明书

本公开涉及一种半导体器件，其包括半导体衬底中的复合pn结结构，其中复合pn结结构被布置为具有预定的第一结缓变系数m₁，其中m₁≥0.50。复合pn结结构包括第一部分pn结结构和第二部分pn结结构，其中第一部分pn结结构被布置为具有预定的第一结构部分结缓变系数m₁₁，并且其中第二部分pn结结构被布置为具有预定的第二部分结缓变系数m₁₂。预定的第一部分结缓变系数m₁₁与预定的第二部分结缓变系数m₁₂不同，其中m₁₁≠m₁₂。预定的第一部分结缓变系数m₁₁和第二部分结缓变系数m₁₂中的至少一个大于0.50，其中m₁₁和/或m₁₂>0.50。复合pn结结构的预定的第一结缓变系数m₁基于第一部分结缓变系数m₁₁和第二部分结缓变系数m₁₂的预定组合。

技术领域

本申请涉及半导体领域，更具体地涉及半导体器件。

背景技术

通常，分立ESD保护器件(ESD＝静电放电)和TVS器件(TVS ＝瞬态电压抑制器)具有非线性电属性，这会导致在连接到ESD保护器件或TVS器件的信号线上、例如在PCB线(PCB＝印刷电路板) 上存在的RF信号(RF＝射频)的谐波失真。这种谐波生成会产生杂散且不希望的谐波信号，如果电子系统的其他功能或功能块使用作为失真RF信号的整数倍的频带，则这些杂散且不希望的谐波信号可能会干扰这些功能或功能块。

例如，移动电信标准中使用的800MHz至900MHz范围内的某些频带的三次谐波(H3)频率干扰2.4GHz-WiFi频带中(即，在2.412 和2.472GHz之间的频率范围中)的RF信号。

为了避免上述示例性描述的频带之间的这种不希望的干扰，诸如TVS器件之类的电子器件应该将其谐波生成最小化到足够低的水平。

在已知的实现中，例如通过利用电子器件对RF信号的正半波和负半波的严格对称设计和高度对称行为来最小化偶次谐波的生成。通过确保对称性，可以有效地抑制偶次谐波，然而，这种方法不会影响或支持奇次谐波的生成。

通常，本领域需要一种用于例如针对分立ESD保护器件或TVS 器件来实现半导体器件的方法，该方法具有减少或最少的奇次谐波的生成，例如三次谐波的生成，该三次谐波进一步具有可调整的例如降低或调谐的击穿电压。

发明内容

根据一个实施例，一种半导体器件，包括：半导体衬底中的复合pn结结构，其中所述复合pn结结构被布置为具有预定的第一结缓变系数m₁，其中m₁≥0.50，其中所述复合pn结结构包括第一部分pn结结构和第二部分pn结结构，其中所述第一部分pn结结构被布置为具有预定的第一部分结缓变系数m₁₁，并且其中所述第二部分 pn结结构被布置为具有预定的第二部分结缓变系数m₁₂，其中所述预定的第一部分结缓变系数m₁₁不同于所述预定的第二部分结缓变系数m₁₂，其中m₁₁≠m₁₂，并且其中所述预定的第一部分结缓变系数 m₁₁和第二部分结缓变系数m₁₂中的至少一个大于0.50，其中m₁₁和/ 或m₁₂>0.50，并且其中，所述复合pn结结构的所述预定的有效第一结缓变系数m₁基于所述第一部分结缓变系数m₁₁和第二部分结缓变系数m₁₂的预定组合。