[发明专利]基于双向运行环形进位链的TDC电路及测量方法有效
申请号: | 201910741226.X | 申请日: | 2019-08-12 |
公开(公告)号: | CN110515292B | 公开(公告)日: | 2021-04-27 |
发明(设计)人: | 崔珂;施佳彬;任仲杰;王海林;钱婕妤;张磊 | 申请(专利权)人: | 南京理工大学 |
主分类号: | G04F10/00 | 分类号: | G04F10/00 |
代理公司: | 南京理工大学专利中心 32203 | 代理人: | 薛云燕 |
地址: | 210094 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 双向 运行 环形 进位 tdc 电路 测量方法 | ||
1.一种基于双向运行环形进位链的TDC电路,其特征在于,包括标准延时线通道、非标准延时线通道和时间分析模块,其中标准延时线通道和非标准延时线通道结构相同,包括时间提取模块、粗计时模块、细计时模块和时间戳组合模块;所述时间提取模块、细计时模块、时间戳组合模块和时间分析模块依次相连,粗计时模块与时间戳组合模块相连;
所述时间提取模块,用于寻找和搜索出现于被测信号后且距离被测信号最近的粗时钟信号,并将分别经过不同延时的被测信号和粗计时时钟信号传递到细计时模块;
所述细计时模块,用于测量被测信号和粗计时时钟信号之间的时间间隔,产生时间戳结果中的细计时部分;
所述粗计时模块,用于产生时间戳结果中的粗计时部分;
所述时间戳组合模块,用于输出完整的时间戳结果;
所述时间分析模块,用于将两种延时线通道产生的时间戳结果进行分析,选用细计数值相对小的延时线对应的时间戳作为最终输出结果;
所述细计时模块包括第一延时线、第二延时线、鉴相器、细计数器和第一~第四脉冲整形模块;
所述第一延时线的输入端连接第一脉冲整形模块;第一延时线的输出端与鉴相器的数据端口相连,并通过第二脉冲整形模块与细计数器的时钟端口、2选1的Mux相连,2选1的Mux通过或门与第一延时线的输入端相连从而形成第一振荡环形进位链;
所述第二延时线的输入端连接第三脉冲整形模块;第二延时线的输出端与鉴相器的时钟端口相连,并通过第四脉冲整形模块、一个2选1的Mux、或门与第二延时线的输入端相连形成第二振荡环形进位链;
所述鉴相器的输出端口与细计数器的使能端口相连,用于判断领先信号与落后信号的相对时间关系,并控制细计数器的使能端口;
所述细计数器,用于输出时间戳结果中的细计时部分;
所述第一~第四脉冲整形模块,用于控制振荡环路中传播信号的高电平持续时间,使细计数测量范围能够覆盖粗计数时钟周期;
所述第一延时线包括n1个延时单元和具有n1个输入端口的第一多路复用器,其中n1的值根据PC端输送的sel1值确定;第i个延时单元输出端与第一多路复用器的第i个输入端相连,并与第i+1个延时单元输入端相连,其中1≤i≤n1-1;
所述第二延时线包括n2个延时单元和n2个输入的第二多路复用器,其中n2的值根据PC端输送的sel2值确定;第j个延时单元输出端与第二多路复用器的第j个输入端相连,并与第j+1个延时单元输入端相连,其中1≤j≤n2-1;
n个输入多路复用器分别对应进位链的n个延时单元,延时单元的第p输出端连接到多路复用器的第p个输入端,同时,根据由PC端设置的SEL的信道选择值,只有一个连接是有效的,因此该电路具有N个不同的进位链环,通过PC机程序进行动态切换和控制;在两个长度分别为n1、n2的进位链中,组合元素(sel1,sel2)的数目是n1×n2,对应每个(sel1,sel2),计算分辨率:Tcyc1-Tcyc2,其中Tcyc1表示第一延时线构成进位链的振荡周期,Tcyc2代表第二延时线进位链的振荡周期;通过独立地从1到n枚举sel1和sel2,并记录相应的Tcyc1和Tcyc2,就能覆盖整个组合集,并且只需要n1+n2次操作;通过在多路复用器的输出端接收振荡信号,利用外部示波器观察获得Tcyc1和Tcyc2,最后通过选择(sel1,sel2)组合来得到TDC的目标分辨率。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京理工大学,未经南京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910741226.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:脉冲宽谱钟激光探测的原子束光钟及其实现方法
- 下一篇:一种唤醒系统及唤醒方法