[发明专利]高电子迁移率晶体管及其制作方法

说明书

本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含第一III‑V族化合物层，第二III‑V族化合物层设置于第一III‑V族化合物层上，第二III‑V族化合物层的组成与第一III‑V族化合物层不同，其中浅凹槽、第一深凹槽和第二深凹槽设置于第二III‑V族化合物层中，第一深凹槽和第二深凹槽分别位于浅凹槽的两侧，源极电极填入第一深凹槽并且接触第一III‑V族化合物层的上表面，漏极电极填入第二深凹槽并且接触第一III‑V族化合物层的上表面，其中源极电极和漏极电极的形状相异，栅极电极设置浅凹槽的正上方。

技术领域

本发明涉及一种高电子迁移率晶体管的结构及其制作方法，特别是涉及一种源极电极和漏极电极形状不同的高电子迁移率晶体管的结构及其制作方法。

背景技术

III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。

然而随着电子产品升级，因此需增加高电子迁移率晶体管的操作效能。

发明内容

有鉴于此，本发明提供一种高电子迁移率晶体管，通过降低导通电阻(on-resistance)来提升高电子迁移率晶体管的操作效能。

根据本发明的一优选实施例，一种高电子迁移率晶体管包含一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，其中第二III-V族化合物层包含一浅凹槽、一第一深凹槽和一第二深凹槽，第一深凹槽和第二深凹槽分别位于浅凹槽的两侧，一源极电极填入第一深凹槽并且接触第一III-V族化合物层的一上表面，一漏极电极填入第二深凹槽并且接触第一III-V族化合物层的上表面，其中源极电极和漏极电极的形状相异，一栅极电极设置浅凹槽的正上方。

根据本发明的另一优选实施例，一种高电子迁移率晶体管的制作方法包含提供一第一III-V族化合物层，然后形成一第二III-V族化合物层于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，之后形成一浅凹槽、一第一深凹槽和一第二深凹槽于第二III-V族化合物层内，第一深凹槽和第二深凹槽分别位于浅凹槽的两侧，接续形成一源极主体和一漏极电极，其中源极主体位于第一深凹槽中，漏极电极位于第二深凹槽中，然后形成一导电层覆盖源极主体、浅凹槽、第二III-V族化合物层和漏极电极，再移除覆盖浅凹槽、漏极电极以及浅凹槽和该漏极电极之间的第二III-V族化合物层的导电层，保留覆盖源极主体以及浅凹槽和源极主体之间的导电层以作为一源极延伸层，其中源极主体和源极延伸层组成一源极电极，最后形成一栅极电极位于浅凹槽的正上方。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1至图7为本发明的第一优选实施例所绘示的一种高电子迁移率晶体管的制作方法的示意图；

图8为本发明的第二优选实施例所绘示的一种高电子迁移率晶体管的制作方法的示意图；

图9为本发明的另一优选实施例所绘示的高电子迁移率晶体管的变化型的示意图；