[发明专利]半导体存储装置及半导体存储装置的制造方法

权利要求书

1.一种半导体存储装置，其特征在于具备：

第1积层体，隔着第1绝缘层积层多个导电层，且具有上层的所述多个导电层的端部呈台阶状的第1台阶部、及下层的所述多个导电层的端部呈台阶状的第2台阶部；

第2积层体，隔着与所述第1绝缘层同种的第3绝缘层积层多个第2绝缘层，且具有位于与构成所述第1台阶部的所述导电层相同的层的所述多个第2绝缘层的端部呈台阶状的第3台阶部；

多个柱，在所述第1积层体中于所述第1积层体的积层方向延伸，且在与所述多个导电层的各个交叉部形成多个存储单元；

第1柱状部，配置在所述第1台阶部，且贯通所述第1积层体；以及

第2柱状部，配置在所述第2台阶部，且贯通所述第1积层体；且

所述第1台阶部与所述第3台阶部相互对向，所述第2台阶部与所述第3台阶部至少一部分在俯视下重叠。

2.根据权利要求1所述的半导体存储装置，其特征在于：

所述第2台阶部的上方的阶与所述第3台阶部的下方的阶在俯视下重叠，且

所述第2台阶部的下方的阶与所述第3台阶部的上方的阶在俯视下重叠。

3.根据权利要求1所述的半导体存储装置，其特征在于：

所述第2台阶部的到所述第1积层体的最下层的所述导电层和所述第3台阶部的到所述第2积层体的最下层的所述第2绝缘层的合计的层数与

所述第1积层体的所述导电层的层数相等。

4.根据权利要求1所述的半导体存储装置，其特征在于：

所述第1柱状部从所述第1台阶部的上方的第1高度到达下方的所述第1积层体的最下层，

所述第2柱状部从所述第2台阶部的上方的所述第1高度贯通到所述第3台阶部的下方的所述第2积层体的最下层，进而贯通到下方的所述第1积层体的最下层。

5.根据权利要求1所述的半导体存储装置，其特征在于具备：

第1接点，配置在所述第1台阶部，且与所述导电层连接；以及

第2接点，配置在所述第2台阶部，且与所述导电层连接。

6.根据权利要求5所述的半导体存储装置，其特征在于：

所述第1接点从所述第1台阶部的上方的第2高度到达所述导电层，且

所述第2接点从所述第2台阶部的上方的所述第2高度到达所述第3台阶部的下方的所述第2积层体的最下层，进而到达所述导电层。

7.根据权利要求1所述的半导体存储装置，其特征在于：具备贯通所述第1积层体及所述第2积层体的带状部，且

所述第1积层体的所述导电层与所述带状部的侧面相接，

所述第2积层体的所述第2绝缘层不与所述带状部的侧面相接。

8.一种半导体存储装置的制造方法，其特征在于包括：

形成隔着第1绝缘层积层有多个第2绝缘层的第1积层体的一部分；

一边对覆盖所述第1积层体的一部分的第1遮罩图案进行细化，一边在所述第1积层体的一部分形成所述多个第2绝缘层的端部呈台阶状的第1台阶部；

以覆盖包含所述第1台阶部的所述第1积层体的一部分的方式，形成隔着第1绝缘层积层有多个第2绝缘层的所述第1积层体的其他部分；

一边对覆盖所述第1积层体的其他部分的第2遮罩图案进行细化，一边形成向所述第1台阶部的上层方向延伸的第2台阶部；

形成所述第2台阶部时，

隔着所述第1绝缘层积层所述多个第2绝缘层，形成的第3台阶部，从而形成从所述第1积层体断离的第2积层体，所述多个第2绝缘层位于与构成所述第2台阶部的所述第2绝缘层相同的层，所述第3台阶部与所述第2台阶部对向且至少一部分与所述第1台阶部在俯视下重叠。

9.根据权利要求8所述的半导体存储装置的制造方法，其特征在于：

所述第1台阶部的上方的阶与所述第3台阶部的下方的阶在俯视下重叠，

所述第1台阶部的下方的阶与所述第3台阶部的上方的阶在俯视下重叠。