[发明专利]具有部分碳化硅/硅半导体材料异质结的VDMOS及其制作方法

权利要求书

1.具有部分碳化硅/硅半导体材料异质结的VDMOS，包括：

N+型衬底(801)；

位于N+型衬底(801)上表面的N型外延层；

在N型外延层上部左、右两端区域分别形成的P型基区(7)；P型基区(7)中形成N+型源区(6)和P+沟道衬底接触(5)以及相应的沟道，其中N+型源区(6)与沟道邻接，P+沟道衬底接触(5)相对于N+型源区(6)位于远离沟道的一侧；

栅氧化层(2)，位于N型外延层上表面中间区域，覆盖两处P型基区(7)的沟道及其之间的区域；

栅极(3)，位于栅氧化层(2)上表面；

源极，覆盖P+沟道衬底接触(5)与N+型源区(6)相接区域的上表面；两处源极(1、4)共接；

漏极(9)，位于所述N+型衬底(801)下表面；

其特征在于：

所述N+型衬底(801)采用碳化硅材料；

所述N型外延层由两部分构成：一部分为两处N型碳化硅外延层(802)，分别位于所述N+型衬底(801)上表面左、右两端区域；另一部分为N型硅外延层(803)，为T字型结构，位于所述N+型衬底(801)上表面中间区域和两处N型碳化硅外延层(802)的上表面，并邻接所述两处N型碳化硅外延层(802)的内侧面；两处P型基区(7)相应形成于所述N型硅外延层(803)上部的左、右两端区域，P型基区(7)的纵向边界延伸入相应的N型碳化硅外延层(802)内，即P型基区与N型碳化硅外延层形成的PN结位于N型碳化硅外延层内，沟道仍位于N型硅外延层(803)中；

所述N型碳化硅外延层(802)的厚度和掺杂浓度由器件的耐压要求决定，N型碳化硅外延层(802)的掺杂浓度低于N+型衬底(801)的掺杂浓度。

2.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：N型碳化硅外延层(802)的掺杂浓度比N+型衬底(801)的掺杂浓度小4-6个数量级。

3.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：所述N型硅外延层(803)的掺杂浓度为1×10¹⁵～5×10¹⁵cm^-3，所述N型碳化硅外延层(802)的掺杂浓度为1×10¹⁴～5×10¹⁴cm^-3。

4.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：所述P型基区(7)及其N+型源区(6)和P+沟道衬底接触(5)是采用离子注入技术形成的，相应的沟道是利用双扩散技术形成的。

5.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：所述两处N型碳化硅外延层(802)是通过对外延生长的碳化硅进行中间区域刻蚀形成的，刻蚀延伸到N+型衬底(801)上表面。

6.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：栅极(3)为多晶硅栅极，源极(1、4)为金属化源极，漏极(9)为金属化漏极。

7.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：P型基区(7)的纵向边界延伸入相应的N型碳化硅外延层(802)2～4μm。

8.根据权利要求1所述的具有部分碳化硅/硅半导体材料异质结的VDMOS，其特征在于：N型硅外延层(803)T字型结构的下部宽度(L2)为1～4μm；每一处N型碳化硅外延层(802)的宽度(L1)为6～7.5μm；N型碳化硅外延层(802)到器件表面的距离(L3)为0.5～3μm。