[发明专利]具有部分碳化硅/硅半导体材料异质结的VDMOS及其制作方法

说明书

本发明提出了一种具有部分碳化硅/硅半导体材料异质结的VDMOS及其制作方法，该异质结VDMOS器件主要特点是在外延层上形成部分具有碳化硅材料与硅材料相结合的异质结，采用硅成熟工艺形成VDMOS器件的有源区，相比于碳化硅材料，热生长氧化层与硅表面的界面质量更高，使得反型层迁移率高，也不会在栅氧化层产生很高的电场引起烧毁，而利用碳化硅半导体材料的高临界击穿电场，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，同时碳化硅半导体材料的热导率高，更有利于器件散热。

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种垂直双扩散金属氧化物场效应管及其制作方法。

背景技术

全球能源需求的不断增长以及环境保护意识的逐步提升使得高效、节能产品成为市场发展的新趋势。电子产品的发展由于功率半导体器件的出现进入到了一个新的阶段。功率半导体器件，具有开关速度快、输入阻抗高、易驱动、不存在二次击穿的优点，垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)兼有双极晶体管和普通MOS器件的优点，无论是开关应用还是线形应用，VDMOS都是理想的功率器件，VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。

发明内容

本发明提出了一种具有部分碳化硅/硅半导体材料异质结的VDMOS及其制作方法，旨在进一步提高VDMOS的击穿电压，改善器件性能。

本发明的技术方案如下：

该具有部分碳化硅/硅半导体材料异质结的VDMOS，包括：

N+型衬底；

位于N+型衬底上表面的N型外延层；

在N型外延层上部左、右两端区域分别形成的P型基区；P型基区中形成N+型源区和P+沟道衬底接触以及相应的沟道，其中N+型源区与沟道邻接，P+沟道衬底接触相对于N+型源区位于远离沟道的一侧；

栅氧化层，位于N型外延层上表面中间区域，覆盖两处P型基区的沟道及其之间的区域；

栅极，位于栅氧化层上表面；

源极，覆盖P+沟道衬底接触与N+型源区相接区域的上表面；两处源极共接；

漏极，位于所述N+型衬底下表面；

其特殊之处在于：

所述N+型衬底采用碳化硅材料；

所述N型外延层由两部分构成：一部分为两处N型碳化硅外延层，分别位于所述N+型衬底上表面左、右两端区域；另一部分为N型硅外延层，为T字型结构，基于所述N+型衬底上表面中间区域和两处N型碳化硅外延层的上表面，并邻接所述两处N型碳化硅外延层的内侧面；两处P型基区相应形成于所述N型硅外延层上部的左、右两端区域，P型基区的纵向边界延伸入相应的N型碳化硅外延层内，即P型基区与N型碳化硅外延层形成的PN结位于N型碳化硅外延层内，沟道仍位于N型硅外延层中；

所述N型碳化硅外延层的厚度和掺杂浓度由器件的耐压要求决定，N型碳化硅外延层的掺杂浓度低于N+型衬底的掺杂浓度。

在以上方案的基础上，本发明还进一步作了如下优化：

N型碳化硅外延层的掺杂浓度比N+型衬底的掺杂浓度小4-6个数量级。

N型硅外延层的掺杂浓度为1×10¹⁵～5×10¹⁵cm^-3，N型碳化硅外延层的掺杂浓度为1×10¹⁴～5×10¹⁴cm^-3。

P型基区及其N+型源区和P+沟道衬底接触是采用离子注入技术形成的，相应的沟道是利用双扩散技术形成的。