[发明专利]具有部分碳化硅材料/硅材料异质结的U-MOSFET及其制作方法

说明书

本发明提出了一种具有部分碳化硅材料/硅材料异质结的U‑MOSFET及其制作方法，该U‑MOSFET器件主要特点是将碳化硅材料与硅材料相结合形成异质结，以碳化硅衬底和N型碳化硅外延层整体的凸字型结构表面为基础形成N型硅外延层，并刻蚀N型硅外延层中间区域深入N型碳化硅外延层顶部，形成槽栅结构。利用碳化硅材料的高临界击穿电场特性，通过击穿点转移技术，将器件槽栅拐角处栅氧的强电场引入碳化硅材料中，抬高了器件的纵向电场峰，器件可承担更高的击穿电压，突破了传统硅基U‑MOSFET器件受单一硅材料临界击穿电场的限制，同时碳化硅材料的高热导率特性有利于器件散热，提高了器件可靠性，有效改善了器件性能。

技术领域

本发明涉及功率半导体器件领域，尤其涉及一种U-MOSFET结构及其制作方法。

背景技术

半导体功率器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。随着半导体功率技术的快速发展，功率半导体器件已经广泛应用于现代工业控制和国防装备中。在20世纪80年代后期，由于刻槽技术的发展，功率半导体界开始采用该工艺技术开发U-MOSFET结构。与VD-MOSFET结构相比，U-MOSFET结构同样具备开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高线性度高等特性，由于U-MOSFET结构没有JFET区，其内部电阻明显降低。

发明内容

本发明提出了一种具有部分碳化硅材料/硅材料异质结的U-MOSFET及其制作方法，旨在进一步提高U-MOSFET的击穿电压，改善器件性能。

本发明的技术方案如下：

具有部分碳化硅材料/硅材料异质结的U-MOSFET，包括：

N+型衬底；

位于N+型衬底上表面的N型外延层；

在N型外延层上部左、右两端区域分别形成的P型基区；P型基区中形成沟道以及N+型源区和P+沟道衬底接触；

源极，覆盖P+沟道衬底接触与N+型源区相接区域的上表面；两处源极共接；

漏极，位于所述N+型衬底下表面；

其特殊之处在于：

所述N+型衬底采用碳化硅材料；

所述N型外延层由两部分构成：一部分为凹字型结构的N型碳化硅外延层，位于所述N+型衬底上表面中间区域；另一部分为两处N型硅外延层，分别位于所述N+型衬底上表面左、右两端区域，相应与所述N型碳化硅外延层的侧面邻接；两处P型基区相应形成于两处N型硅外延层的上部；

所述N型硅外延层的厚度大于N型碳化硅外延层的厚度，整体构成凹槽结构，该凹槽以所述凹字型结构的凹部为底，凹槽深度大于P型基区与N型硅外延层之间PN结的深度，所述凹槽内填充形成栅极，在栅极与凹槽内壁之间设置有栅氧化层；栅极的上表面覆盖有钝化层；

所述N型碳化硅外延层和N型硅外延层的厚度和掺杂浓度由器件的耐压要求决定，其中，N型碳化硅外延层和N型硅外延层的掺杂浓度低于N+型衬底的掺杂浓度。

基于以上方案，本发明还进一步作了如下优化：

两处源极通过覆盖于钝化层上表面的同材料金属(即与源级材料相同的金属)连成一体。

所述凹字型结构是通过部分刻蚀形成的，N型外延层左右两边刻蚀延伸到N+型衬底上表面，中间部分刻蚀深入到N型碳化硅外延层内，N型碳化硅外延层顶部的刻蚀深度L_n为0.5μm～2μm。

N型硅外延层是通过异质外延技术或键合技术在N+型衬底和N型碳化硅外延层上表面形成的；所述P型基区及其N+型源区和P+沟道衬底接触，是在N型硅外延层上部采用离子注入技术形成的。