[发明专利]半导体装置

说明书

本发明提供半导体装置，其中一种半导体装置包括：P型衬底；第一隔离区，形成在所述P型衬底内；多个第一N阱壁；和静电放电箝位电路，用于在检测到静电放电事件时释放静电放电电流，其中所述静电放电箝位电路包括：箝位组件，设置为提供静电放电电流的放电路径，其中所述箝位组件形成在包围在所述第一隔离区和所述多个第一N阱壁中的区域上。实施本发明实施例能够保护ESD箝位电路中的箝位组件免受不期望的噪声的影响进而防止静电放电误触发。

技术领域

本发明涉及半导体技术领域，并且更具体地，涉及半导体装置。

背景技术

静电放电(Electrostatic Discharge，ESD)是在半导体装置(例如，半导体芯片)和外部物体(例如，人体)之间释放和转移电荷的现象。由于在短时间内释放大量电荷，来自ESD的能量远高于半导体装置的承载能力，这可能导致暂时的功能故障或甚至对半导体装置的永久性损坏。因此，在半导体装置中提供ESD箝位电路，以提供用于有效保护半导体装置的静电放电路径，从而可以提高半导体装置的可靠性和使用寿命。

ESD箝位电路可以包括ESD检测电路和箝位组件。ESD检测电路用于检测ESD事件的发生。当ESD检测电路检测到ESD事件时，ESD 检测电路触发箝位组件以启用用于传导ESD电流的放电路径。理想地，除非ESD检测电路检测到ESD事件，否则不会触发箝位组件，并且应该在半导体装置的正常操作下关闭箝位组件。然而，在电源/接地网上甚至在衬底中可能存在不期望的噪声和涌入电流，以引起ESD箝位电路中的箝位组件的错误触发。

因此，需要一种创新的噪声隔离设计，其能够保护ESD箝位电路中的箝位组件免受不期望的噪声的影响。

发明内容

本发明提供半导体装置，能够保护ESD箝位电路中的箝位组件免受不期望的噪声的影响。

本发明提供一种半导体装置，包括：P型衬底；第一隔离区，形成在所述P型衬底内；多个第一N阱壁；和静电放电箝位电路，用于在检测到静电放电事件时释放静电放电电流，其中所述静电放电箝位电路包括：箝位组件，设置为提供静电放电电流的放电路径，其中所述箝位组件形成在包围在所述第一隔离区和所述多个第一N阱壁中的区域上。

本发明提供另一种半导体装置，包括：P型衬底；隔离区，形成在 P型衬底内；多个N阱壁；和功率调节器电路，用于产生经调节电压输出，其中所述功率调节电路包括：有源组件，形成在包围在所述隔离区和所述多个N阱壁中的区域上。

本发明所提供的方案能够保护ESD箝位电路中的箝位组件免受不期望的噪声的影响进而防止静电放电误触发。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是示出根据本发明实施例的在功率调节器电路和静电放电 (ESD)箝位电路之间没有噪声隔离的半导体装置的图。

图2是示出图1中所示的半导体装置100的半导体结构的横截面的图。

图3是示出根据本发明实施例的在功率调节器电路和ESD箝位电路之间具有噪声隔离的第一半导体装置的图。

图4是示出图3中所示的半导体装置300的第一半导体结构的横截面的图。

图5是示出图3中所示的半导体装置300的第二半导体结构的横截面的图。

图6是示出根据本发明实施例的在功率调节器电路和ESD箝位电路之间具有噪声隔离的第二半导体装置的图。

图7是示出图6中所示的半导体装置600的半导体结构的横截面的图。