[发明专利]一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件

说明书

本发明公开了一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱，N型横向变掺杂顶层区和P型横向变掺杂顶层区，N型横向变掺杂顶层区设置在P型横向变掺杂顶层区之上，在N型横向变掺杂顶层区和P型横向变掺杂顶层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。

技术领域

本发明属于功率半导体器件技术领域，更加具体地说，涉及一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件。

背景技术

LDMOS(Laterally Diffused Metal Oxide Semiconductor)是一种横向双扩散结构功率器件，其源、漏、栅极都在芯片表面，易于与其它电路相集成，且耐压可以做的较高，因而在高压功率集成电路中较为常用。高压LDMOS因兼容CMOS与BCD工艺，具有工作电压高、工艺相对简单等优点，使其在汽车电子，电源管理，工业控制，电机驱动，家用电器等高压电路中有广泛的应用。但是高压LDMOS的比导通电阻随着击穿电压的增加而以2.5次方的速度增加，导致其在超高压领域的应用受到极大的限制。目前对于高耐压功率LDMOS的优化目标有两个：提高击穿电压和降低导通电阻。

现有的LDMOS器件主要采用降低表面电场(RESURF)技术来缓解击穿电压与导通电阻的矛盾关系。RESURF技术可以提高漂移区掺杂浓度，均匀P型横向变掺杂顶层区与N型横向变掺杂顶层区的引入有效降低栅电极附近的电场峰值，但同时也增加了器件漏端的电场峰值，对击穿电压值影响很大。器件在反向耐压时，RESURF LDMOS结构的表面电场分布不够均匀，中间电场低而两边出现电场峰值，器件容易在两端发生击穿影响器件整体击穿电压。因此，为了解决均匀掺杂的P型横向变掺杂顶层区与N型横向变掺杂顶层区对器件性能造成的矛盾问题，本发明课题组之前采用“场限位环”和“HVBN”结构进行改进，有效提升了整体器件的性能，详见中国发明专利“一种具有场限环结构的RESURF LDMOS器件”(申请号2019107301106、申请日2019年8月8日)和“一种具有HVBN结构的RESURF LDMOS器件”(申请号2019107300974、申请日2019年8月8日)。

发明内容

本发明的目的在于克服现有技术中存在的击穿电压与导通电阻难以平衡的问题，提出一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，通过不均匀掺杂实现源端到漏端的浓度变化，即采用横向变掺杂技术来优化器件耐压区的技术，进一步优化了器件的表面电场。该器件可以在维持器件导通电阻不变的情况下提高器件表面横向电场分布的均匀性，使之具有更高的横向击穿电压与更低的导通电阻。

本发明通过如下技术方案予以实现：

一种具有N型与P型双重变掺杂顶层区的高压RESURF LDMOS器件，包括P型半导体衬底，在P型半导体衬底上设置深N阱，在深N阱中设置深P阱，N阱，N型横向变掺杂顶层区和P型横向变掺杂顶层区，N型横向变掺杂顶层区设置在P型横向变掺杂顶层区之上，在N型横向变掺杂顶层区和P型横向变掺杂顶层区中，由靠近源端到靠近漏端，掺杂浓度逐渐减小；在深P阱中设置P阱，源端N+区和源端P+区设置在P阱中且位于器件的表面；深N阱的上端面设置场氧化层，场氧化层的一端与漏端N+区相连，场氧化层的另一端设置栅氧化层和多晶硅栅；多晶硅栅设置在栅氧化层之上，两者共同延伸至器件表面的源端N+区；漏端N+区设置在N阱中且位于器件的表面。

在上述技术方案中，器件表面采用二氧化硅层隔离。