[发明专利]垂直型存储器装置

说明书

提供了一种垂直型存储器装置，所述垂直型存储器装置包括：多个栅电极层，彼此分隔开并堆叠在基底上，并且在第一方向上以不同长度延伸且形成阶梯结构；第一层间绝缘层，覆盖所述多个栅电极层的阶梯结构；以及多个栅极接触插塞，贯穿第一层间绝缘层并且分别接触栅电极层。所述多个栅电极层包括与基底相邻设置的下栅电极层和设置在下栅电极层上的上栅电极层，使得下栅电极层位于基底与上栅电极层之间。所述多个栅极接触插塞包括连接到下栅电极层的下栅极接触插塞和连接到上栅电极层的上栅极接触插塞。上栅极接触插塞具有设置在比下栅极接触插塞的顶表面的高度高的高度处的最顶部部分。

本申请要求于2018年9月21日在韩国知识产权局提交的第10-2018-0114033号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本发明构思的示例实施例涉及一种垂直型存储器装置。

背景技术

电子产品在尺寸上不断缩小并被设计为处理大容量数据。因此，提高电子产品中使用的半导体存储器装置的集成度是有帮助的。为了提高半导体存储器装置的集成度，已经开发了一种垂直型存储器装置，其中，堆叠了具有垂直型晶体管结构而不是一般平面晶体管结构的存储器单元。

发明内容

根据本发明构思的示例实施例，一种垂直型存储器装置包括：多个栅电极层，彼此分隔开并堆叠在基底上，并且在第一方向上以不同长度延伸且形成阶梯结构；第一层间绝缘层，覆盖所述多个栅电极层的阶梯结构；以及多个栅极接触插塞，贯穿第一层间绝缘层并且分别接触栅电极层。所述多个栅电极层包括与基底相邻设置的下栅电极层和设置在下栅电极层上的上栅电极层，使得下栅电极层位于基底与上栅电极层之间。所述多个栅极接触插塞包括连接到下栅电极层的下栅极接触插塞和连接到上栅电极层的上栅极接触插塞。上栅极接触插塞具有最顶部部分，最顶部部分设置在比下栅极接触插塞的顶表面的高度高的高度处。

根据本发明构思的示例实施例，其可包括上述示例实施例的特征，一种垂直型存储器装置包括：存储器单元区，包括彼此分隔开并竖直堆叠在基底上的多个栅电极层和分别接触所述多个栅电极层的多个栅极接触插塞。所述多个栅极接触插塞包括接触所述多个栅电极层中的最下栅电极层的第一栅极接触插塞以及接触所述多个栅电极层中的最上栅电极层的第二栅极接触插塞，第一栅极接触插塞具有具备第一高度的顶表面，所述第一高度比第二栅极接触插塞的最顶部表面的第二高度低。第一栅极接触插塞由连续材料整体形成以从最下栅电极层延伸到最上栅电极层上方的高度，第二栅极接触插塞由连续材料整体形成以从最上栅电极层延伸到第二高度。

根据本发明构思的示例实施例，其可包括上述示例实施例的特征，一种垂直型存储器装置包括：下基底；电路装置，设置在下基底上；下层间绝缘层，覆盖电路装置；上基底，设置在下层间绝缘层上；第一栅电极层和第二栅电极层，彼此分隔开并堆叠在上基底上；上层间绝缘层，覆盖第一栅电极层和第二栅电极层；第一栅极接触插塞和第二栅极接触插塞，贯穿上层间绝缘层并且分别接触第一栅电极层和第二栅电极层；以及贯通插塞，贯穿第一栅电极层和第二栅电极层以及上基底，并且电连接到电路装置。第一栅极接触插塞和贯通插塞具有具备比第二栅极接触插塞的最顶部部分的高度低的高度的顶表面。

附图说明

通过下面结合附图进行的详细描述，本发明构思的以上及其他方面、特征和优点将被更加清楚地理解，其中：

图1是示出根据本发明构思的示例实施例的半导体装置的示意性框图；

图2是示出根据本发明构思的示例实施例的半导体装置的单元阵列的等效电路的图；

图3是示出根据本发明构思的示例实施例的半导体装置的示意性平面图；

图4是示出根据本发明构思的示例实施例的沿图3中的线I-I'截取的半导体装置的示意性剖视图；

图5是以放大的形式示出图4中的区域“A”的剖视图；