[发明专利]一种适用于非环路结构SAR ADC的自关断比较器

说明书

本发明公开了一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大级电路且保持锁存电路的数据锁存，包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极。本发明利用自关断时钟信号关闭预放大电路，使得比较器在工作完毕后的功耗大大降低，且不会影响到比较器锁存电路的功能。

技术领域

本发明涉及一种适用于非环路结构SAR ADC的自关断比较器，属于SAR ADC的技术领域。

背景技术

高速低功耗模数转换器广泛应用于现代通信系统，其中传统SAR ADC结构受制于其逐次逼近的串行工作原理，难以实现很高的速度。但随着先进工艺的不断发展，SAR ADC得益于其高度的数字性，使得SAR ADC结构对先进工艺的兼容性十分优秀。同时，随着众多高速SAR ADC架构的提出，使得SAR ADC的速度大大增加。在这些高速结构中，非环路结构在每一个比较周期采用单独的比较器进行工作，大大减少了传统环路结构的逻辑延迟，提高了转换速度。但在非环路结构中，比较器同时用作数据锁存器，无法在比较之后立即复位，因此传统的预放大级比较会在一个转换周期内持续产生静态电流，导致系统功耗大大增加。

图1为传统预放大级动态比较器的电路原理图，包括预放大电路和锁存电路，传统预放大动态比较器的工作分为两个相位，当CLK为低时，比较器为复位相，预放大级尾电流管MN3关断，锁存级尾电流管MN6关断，锁存级复位管MP3、MP6将比较器输出复位至高电平；当CLK为高时，比较器为工作相，预放大级尾电流管MN3导通，锁存级尾电流管MN6导通，比较器对输入信号进行比较，之后输出结果，并由锁存电路锁存。受制于非环路结构SAR ADC的系统结构，比较器的锁存级同时作为数据锁存电路使用，因此在工作后不能立刻进行复位，而此时传统预放大动态比较器的预放大级始终处于开启状态，持续消耗静态电流，导致了系统功耗的增加。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种适用于非环路结构SAR ADC的自关断比较器，解决传统预放大级动态比较器在比较结束过后的静态电流问题。

本发明具体采用以下技术方案解决上述技术问题：

一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大电路且保持锁存电路的数据锁存；所述自关断信号产生电路包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极；第八NMOS管MN8的栅极分别连接第八PMOS管MP8的栅极、锁存电路中P端输出缓冲器BufferP的输出端，且第八NMOS管MN8的源极接地；第七PMOS管MP7的源极和第八PMOS管MP8的源极均连接电源。