[发明专利]一种记录数字逻辑设计工程工作状态的方法及系统

权利要求书

1.一种记录数字逻辑设计工程工作状态的系统，其特征是包括记录电路，并在记录电路中组建记录模块，记录电路在数字逻辑设计文件中使用特定标记标记设计工程中需要记录的信号，所述特定标记包含标志字符、信号在设计工程中的实例化路径及时钟域，

记录模块读取数字逻辑设计文件，检索设计工程，找到特定标记，根据被标记的信号的属性改写数字逻辑设计文件及设计工程顶层文件，实例化记录模块并完成记录模块输入及输出端口信号的声明和连接，

设计工程开始数字逻辑设计工作后，记录模块自动记录被标记的信号状态，并通过FPGA将被标记的信号状态发送给上位机，供后续调试。

2.根据权利要求1所述的系统，其特征是设计工程中需要记录的信号在设计工程中多个模块间传输时，在所述的信号出现的逻辑层级最顶层的数字逻辑设计文件中使用特定标记标记所述的信号。

3.根据权利要求2所述的系统，其特征是记录模块改写数字逻辑设计文件时，被标记的信号不是设计工程的模块的输出端口信号，则注释所述信号的原声明并在所述设计工程的模块端口中添加所述信号的改写后声明。

4.根据权利要求3所述的系统，其特征是被标记的信号所在的数字逻辑设计文件的实例化不是设计工程的顶层模块，则根据被标记的信号所在的模块的实例化路径信息依次改写所述模块的上层模块的数字逻辑设计文件直到将被标记的信号输出到顶层模块的数字逻辑设计文件中并与记录模块的输入端口完成连接。

5.根据权利要求3或4所述的系统，其特征是被标记的信号对应的时钟域在顶层模块中检索不到，则按照被标记的信号所在的模块的实例化路径信息依次改写所述模块的上层模块的数字逻辑设计文件直到被标记的信号的时钟域的信号引入顶层模块并与记录模块输入端口完成连接。

6.根据权利要求1所述的系统，其特征是记录模块改写数字逻辑设计文件的同时，生成对应的记录文件，记录文件包含被标记的信号及对应时钟域的信号的输入端口声明，以太网输入输出端口声明，以太网mac和pcs IP实例化。

7.根据权利要求5所述的系统，其特征是记录模块改写数字逻辑设计文件的同时，生成对应的记录文件，记录文件包含被标记的信号及对应时钟域的信号的输入端口声明，以太网输入输出端口声明，以太网mac和pcs IP实例化。

8.一种记录数字逻辑设计工程工作状态的方法，其特征是集成记录电路，并在记录电路中组建记录模块，利用记录电路在数字逻辑设计文件中使用特定标记标记设计工程中需要记录的信号，所述特定标记包含标志字符、信号在设计工程中的实例化路径及时钟域，

利用记录模块读取数字逻辑设计文件，检索设计工程，找到特定标记，根据被标记的信号的属性改写数字逻辑设计文件及设计工程顶层文件，实例化记录模块并完成记录模块输入及输出端口信号的声明和连接，

设计工程开始数字逻辑设计工作后，利用记录模块自动记录被标记的信号状态，并通过FPGA将被标记的信号状态发送给上位机，供后续调试。

9.根据权利要求8所述的方法，其特征是设计工程中需要记录的信号在设计工程中多个模块间传输时，在所述的信号出现的逻辑层级最顶层的数字逻辑设计文件中利用记录电路使用特定标记标记所述的信号。