[发明专利]湿法干法叠加套刻加工不同深度芯片槽的方法及装置有效
申请号: | 201910773935.6 | 申请日: | 2019-08-21 |
公开(公告)号: | CN110491787B | 公开(公告)日: | 2021-12-10 |
发明(设计)人: | 杨晓;陶宇骁;张成瑞;周亮 | 申请(专利权)人: | 上海交通大学 |
主分类号: | H01L21/306 | 分类号: | H01L21/306;H01L21/3065;H01L21/67 |
代理公司: | 上海汉声知识产权代理有限公司 31236 | 代理人: | 庄文莉 |
地址: | 200240 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 湿法 叠加 加工 不同 深度 芯片 方法 装置 | ||
1.一种湿法干法叠加套刻加工不同深度芯片槽的方法,其特征在于,包括如下步骤:
步骤1,在衬底上制备保护膜;
步骤2,利用湿法刻蚀,形成湿法槽;
步骤3,利用干法刻蚀湿法槽,将湿法槽加工成芯片槽;
步骤2包括:
步骤2.1,在保护膜上旋涂光刻胶;
步骤2.2,显影出芯片湿法槽开窗图形,制备湿法槽开窗图案;
步骤2.3,以光刻胶为掩膜,刻蚀保护膜并去除光刻胶;
步骤2.4,以保护膜为掩膜,进行湿法刻蚀,形成湿法槽,所述湿法槽为距离芯片边缘140um的同比例外廓槽,深50um;
步骤3包括:
步骤3.1,在保护膜上旋涂光刻胶;
步骤3.2,显影出芯片干法槽开窗图形,制备干法槽图案;
步骤3.3,干法刻蚀湿法槽,形成芯片槽,所述干法刻蚀的图形为距离芯片15um的同比例外廓;
步骤3.3包括:
步骤3.3.1,以光刻胶为掩膜,通过干法刻蚀湿法槽;
步骤3.3.2,进行分步遮挡刻蚀,形成芯片槽。
2.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法,其特征在于,步骤2.4中,以保护膜为掩膜,通过氢氧化钾溶液进行腐蚀,刻蚀出湿法槽。
3.根据权利要求2所述的湿法干法叠加套刻加工不同深度芯片槽的方法,其特征在于,湿法槽的深度为50微米。
4.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法,其特征在于,步骤3.3.1中,通过电感耦合等离子体干法刻蚀湿法槽。
5.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法,其特征在于,步骤3.3.2中,通过无尘胶带遮挡湿法槽进行分步遮挡刻蚀。
6.根据权利要求1所述的湿法干法叠加套刻加工不同深度芯片槽的方法,其特征在于,保护膜为Si3N4薄膜。
7.一种湿法干法叠加套刻加工不同深度芯片槽的装置,其特征在于,装置由权利要求1至6任意一项权利要求所述的湿法干法叠加套刻加工不同深度芯片槽的方法制备而成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910773935.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种采用盐溶液腐蚀晶体硅的方法
- 下一篇:提高薄膜均匀性的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造