[发明专利]湿法干法叠加套刻加工不同深度芯片槽的方法及装置

说明书

本发明湿法干法叠加套刻加工不同深度芯片槽的方法及装置，包括如下步骤：步骤1，在衬底上制备保护膜；步骤2，利用湿法刻蚀，形成湿法槽；步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽。与现有技术相比，本发明具有如下的有益效果：解决了湿法刻蚀中误刻过刻和芯片槽过大定位困难等问题。同时还解决了干法刻蚀芯片槽与芯片中间缝隙过小，导致导电银浆加热时，介质层产生气泡的问题。本发明极大地简化了晶圆级异质集成封装工艺。

技术领域

本发明涉及晶圆级异质集成封装工艺，特别是一种湿法干法叠加套刻加工不同深度芯片槽的方法及装置。

背景技术

晶圆级封装是直接在晶圆上对芯片和无源器件进行封装集成和再布线，可以直接利用微纳工艺设备，一次性集成上百个甚至更多的芯片，大幅度提高了封装效率、降低了成本，是实现系统级封装的重要方式。

干法刻蚀是利用反应气体辉光放电后形成的等离子体(分子、离子、以及混合集团)进行刻蚀，有选择性好，各向异性好控制精确等优点。反应离子刻蚀属于干法刻蚀的一种，在上电极与下电极之间施加高频电压，产生数百微米厚的活化等离子层，等离子体高速撞击硅表面而完成化学反应刻蚀。因此反应离子刻蚀为物理性的离子轰击和硅片表面化学反应相结合的刻蚀形式，其中自由基反应各向同性刻蚀，高能离子轰击各向异性刻蚀。ICP干法刻蚀属于反应离子刻蚀中的新技术。增加侧壁钝化步骤，沉积与刻蚀交替进行，各向异性刻蚀效果好，能刻蚀出高深宽比的形貌。

晶圆级异质集成封装工艺采用的基本结构是金属-介质-金属，如图1所示，首先刻蚀SiO₂薄膜101开窗，以开窗为掩膜在硅基衬底102中刻蚀出芯片槽(腔体)，在埋置芯片前镀上一层金属地103，然后MMIC芯片105和106埋置于芯片槽(腔体)中，芯片槽中用导电银浆104填充，确保定位和固定芯片，在表面涂覆介质层107，最后电镀金属布线或集成无源器件109，其中金属通孔108包括再金属布线中，用于埋置芯片和介质表层布线或无源器件之间的互连。该基本结构在晶圆级异质集成封装中广泛采用，可以扩展至多层，集成优势突出；然而在实验中发现，在多芯片系统封装工艺中，湿法连续刻蚀不同深度槽步骤较为复杂，难度较大，且因湿法刻蚀芯片槽的机理是化学腐蚀，槽侧边与硅片表面成54.74°的夹角(如图1)，湿法槽的深度与芯片厚度不能很好匹配，埋置多个芯片时较难做到芯片居于中心。在后续工艺中介质中，过孔不能很好与芯片引脚对齐。另外，长时间湿法刻蚀过程中，会导致硅基表面沉积的保护膜掩模脱落，造成误刻蚀。特别是当系统中芯片厚度为150um以上时，或者存在两种及以上厚度的芯片时，需进行长时间湿法刻蚀或者反复刻蚀，显著加剧了误刻现象。体硅误刻会导致介质层上方金属层塌陷，从而影响芯片互连的电性能。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种解决上述技术问题的湿法干法叠加套刻加工不同深度芯片槽的方法及装置。

为了解决上述技术问题，本发明湿法干法叠加套刻加工不同深度芯片槽的方法，包括如下步骤：

步骤1，在衬底上制备保护膜；

步骤2，利用湿法刻蚀，形成湿法槽；

步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽。

优选地，步骤2包括：

步骤2.1，在保护膜上旋涂光刻胶；

步骤2.2，制备湿法槽开窗图案；

步骤2.3，刻蚀保护膜并去除光刻胶；

步骤2.4，进行湿法刻蚀，形成湿法槽。

优选地，步骤3包括：

步骤3.1，在保护膜上旋涂光刻胶；

步骤3.2，制备干法槽图案；

步骤3.3，干法刻蚀湿法槽，形成芯片槽。