[发明专利]存储器阵列及其制造方法

说明书

本申请涉及一种存储器阵列及其制造方法。本发明公开了一种存储器阵列，包含一半导体基材，具有多数个有源区及使多数个有源区彼此绝缘的浅沟道隔离结构，有源区沿着第一方向延伸；多数条沿着第二方向延伸的埋入字线，设于半导体基材中，各有源区与两条埋入字线相交，从而各有源区被分割成三部分：一位线接触区域和两个存储单元接触区域，其中第二方向不垂直于第一方向；多数条沿着第三方向延伸的埋入位线，设于半导体基材中且位于埋入字线上方，其中第三方向垂直于第二方向；以及一外延硅层，从各存储单元接触区域暴露出的侧壁及上表面延伸出来。

分案申请信息

本发明专利申请是申请日为2016年7月26日、申请号为201610595350.6、发明名称为“存储器阵列及其制造方法”的发明专利申请案的分案申请。

技术领域

本发明涉及一种半导体存储器装置及其制造方法。更具体的说，本发明涉及一种存储器装置，其存储器阵列中具有埋入(或嵌入)位线、埋入字线，与增大的存储单元接触区域，以及所述存储器装置的制造方法。

背景技术

本技术领域所熟知的动态随机存取存储器(DRAM)装置，是由若干存储单元所组成。DRAM装置的各个存储单元均包含一晶体管以及一电容，其中电容电连结到晶体管的一端点，例如漏极(或源极)。位线(digit line)则被电连结到晶体管的另一端点，例如源极(或漏极)。存储单元是通过字线和位线来定址，其中之一涉及存储单元的“行”方向上的定址，而另一个则是涉及“存储单元的“列”方向上的定址。

目前DRAM装置的其中一种类型，是利用埋入字线(BWL)架构，包括嵌入存储单元阵列中并且互相平行的字线。埋入字线被制造在与有源区(AA)相交的字线沟槽中。上述包含埋入字线的DRAM装置的电容，通常是叠设在硅基板的主表面上，而位线则是被制造在硅基板的主表面之上，并且通过电容上方。

随着DRAM存储单元的尺寸的微缩，有源区的表面积越来越小。渐缩的有源区表面积不仅导致电容的存储单元接触区域(或着垫)的面积不足，也造成形成存储单元接触层(或着垫)时的工艺余裕也下降，影响工艺良率。有鉴于此，如何应付不足的存储单元接触面积及下降的工艺余裕，以制造出具有更小尺寸的存储单元，已成为本技术领域的一大挑战。

发明内容

本发明主要目的在提供一种改良的DRAM装置，其由多个有效单元尺寸为6F²且具有加大接触面积的存储单元所构成。

本发明另一目的在提供一种改良的DRAM装置，其具有埋入位线、埋入字线，以及位线通过电容下方(capacitor-over-digit line)结构。

本发明又另一目的在提供一种改良的DRAM装置的制造方法，可以不需另外形成存储单元接触层(cell contact layer)或着垫(landing pad)。

本发明一实施例提供一种形成存储器阵列的方法，包含：提供一半导体基材，其上具有多数个有源区及使所述多数个有源区彼此绝缘的浅沟道隔离结构，其中所述有源区沿着一第一方向延伸；于所述半导体基材中形成多数条沿着一第二方向延伸的埋入字线，其中各所述有源区与两条所述埋入字线相交，从而各所述有源区被分割成三部分：一位线接触区域和两个存储单元接触区域，其中所述第二方向并不垂直于所述第一方向；于所述埋入字线上方的所述半导体基材中形成多数条沿着一第三方向延伸的埋入位线，其中所述第三方向垂直于所述第二方向；选择性的移除所述浅沟道隔离结构的上部，以于各所述存储单元接触区域旁形成一L型凹陷区域，暴露出各所述存储单元接触区域的侧壁；以及进行一外延硅成长工艺，从各所述存储单元接触区域暴露出的侧壁及上表面成长出一外延硅层，如此形成增大的存储单元接触区域。