[发明专利]最小化半导体图案中光学邻近校正误差的方法及设备

说明书

一种用于最小化半导体图案中的光学邻近校正误差的方法。该方法包括以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差；通过以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的临界尺寸(CD)和目标布局形状的CD之间的CD误差以生成调整后的CD误差；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。

相关申请的交叉引用

2018年10月17日向韩国知识产权局提交的题为“Method of Minimizing Errorsof Optical Proximity Correction in Semiconductor Pattern and Device forPerforming the same(最小化半导体图案中光学邻近校正误差的方法及用于执行该方法的设备)”的第10-2018-0123979号韩国专利申请的全文通过引用并入本文。

技术领域

实施例涉及最小化半导体器件的半导体图案中的光学邻近校正误差的设备和方法。

背景技术

随着半导体器件变得高度集成，半导体器件的半导体图案的宽度和间隔变得更精细。此外，随着半导体器件变得小型化，光刻设备在其精度上受到限制。光刻设备的限制导致光学邻近效应在半导体器件的半导体图案中产生误差。因此，用于校正半导体图案的误差的光学邻近校正(Optical Proximity Correction，OPC)技术变得更重要。

光学邻近校正(OPC)技术具有与模拟误差相关的模型误差和与光学邻近解算器相关的光学邻近校正误差。光学邻近校正误差是由OPC工具的不准确性导致的。由于精细半导体工艺中的误差阈值已经降低，所以模型误差和光学邻近校正误差都应该被解决，以改善半导体器件的半导体图案中的准确性。

发明内容

实施例针对一种用于最小化半导体图案中的光学邻近校正误差的方法，该方法包括：以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差，该边缘放置误差包括与模拟布局形状的临界尺寸(Critical Dimension，CD)和目标布局形状的CD之间的差异相对应的CD误差；通过根据比较结果以预定单元进一步修改掩模的至少一侧，调整模拟布局形状的CD和目标布局形状的CD之间的CD误差以生成调整后的CD误差，该比较结果是通过将模拟布局形状的CD和目标布局形状的CD之间的CD误差的绝对值与预定误差阈值进行比较而获得的；以及通过用任意校正值修改掩模的每一侧来重新形成模拟布局形状。

实施例针对一种用于最小化半导体图案中的光学邻近校正误差的设备，该设备包括：EPE校正器，用于以量化单元修改掩模，以减小模拟布局形状和目标布局形状之间的边缘放置误差，该边缘放置误差包括与模拟布局形状的CD和目标布局形状的CD之间的差异相对应的CD误差；CD校正器，用于将模拟布局形状的CD和目标布局形状的CD之间的CD误差的绝对值与预定误差阈值进行比较，以生成比较结果，并且根据比较结果以预定单元进一步修改掩模的至少一侧，以获得调整后的CD误差，其中该绝对值是通过在EPE校正器中修改掩模而导出的；以及形状扰动器，用于用任意校正值修改掩模的每一侧，以重新形成模拟布局形状。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，其中：

图1示出了各种类型的OPC误差当中的校正误差；

图2示出了各种类型的OPC误差当中的补丁位置误差；

图3示出了用于最小化半导体图案中的光学邻近校正误差的方法；

图4示出了在图3的操作S110中执行的基于EPE的OPC校正；

图5示出了在图3的操作S120中执行的基于CD的校正；

图6示出了在图3的操作S130中执行的形状重新形成；