[发明专利]栅极驱动单元及栅极驱动方法

权利要求书

1.一种栅极驱动单元，其特征在于，包括：

输入单元，具有第一晶体管，所述第一晶体管的源极接入输入信号，所述第一晶体管的栅极接入第一时钟信号；

驱动单元，具有第二晶体管与第三晶体管，所述第二晶体管的源极与所述第三晶体管的源极接入第二时钟信号，所述第二晶体管的栅极与所述第三晶体管的栅极连接至所述第一晶体管的漏极，所述第二晶体管的漏极连接至本级级联信号输出端，所述第三晶体管的漏极连接至输出端；

下拉单元，具有第四晶体管、第五晶体管、第六晶体管与第七晶体管，所述第四晶体管的源极与所述第一晶体管的漏极相连，所述第五晶体管的源极与所述第四晶体管的漏极连接所述本级级联信号输出端，所述第六晶体管的源极与所述第七晶体管的源极连接至所述输出端，所述第五晶体管的漏极连接第一参考低电平，所述第六晶体管的漏极与所述第七晶体管的漏极连接第二参考低电平，所述第七晶体管的栅极连接级联复位信号；

以及

下拉控制单元，具有第八晶体管与第九晶体管，所述第八晶体管的栅极与所述第八晶体管的源极短接，所述第九晶体管的栅极连接至所述第一晶体管的漏极，所述第八晶体管的漏极与所述第九晶体管的源极连接。

2.根据权利要求1所述的栅极驱动单元，其特征在于，所述第四晶体管的栅极连接至第三时钟信号。

3.根据权利要求1所述的栅极驱动单元，其特征在于，所述第四晶体管的栅极连接至所述下拉控制单元。

4.根据权利要求2所述的栅极驱动单元，其特征在于，所述第八晶体管的源极与所述第九晶体管的源极接入第四时钟信号，所述第一时钟信号、所述第二时钟信号以及所述第四时钟信号依序输出高电平。

5.根据权利要求1所述的栅极驱动单元，其特征在于，所述栅极驱动单元还包括复位单元，所述复位单元包括复位晶体管，所述复位晶体管的源极连接至所述第一晶体管的漏极，所述复位晶体管的栅极外接控制信号，所述复位晶体管的漏极连接所述第二参考低电平，当所述控制信号为高电平时，所述复位晶体管将第一晶体管的漏极下拉至所述第二参考低电平。

6.一种栅极驱动方法，其特征在于，控制如权利要求1所述的栅极驱动单元在预充阶段、上拉阶段、下拉阶段与电平维持阶段运作，所述栅极驱动方法包括：

在所述预充阶段中，当所述第一时钟信号为高电平时，所述第一晶体管的源极将所接入的输入信号导通至所述第一晶体管的漏极；

在所述上拉阶段中，当所述第二时钟信号为高电平时，所述第二晶体管的栅极与所述第三晶体管的栅极接入所述第一晶体管的漏极所传输的所述输入信号，所述第二晶体管的源极将所述第二时钟信号导通至所述本级级联信号输出端，所述第三晶体管的源极将所述第二时钟信号导通至输出端，所述第四晶体管导通时将所述第一晶体管的漏极所传输的所述输入信号传送到所述本级级联信号输出端；

在所述下拉阶段中，所述第五晶体管的源极连接所述本级级联信号输出端，所述第六晶体管的源极与所述第四晶体管的漏极连接所述本级级联信号输出端，所述第五晶体管的漏极连接第一参考低电平，所述第六晶体管的漏极连接所述第二参考低电平，所述第七晶体管的源极连接所述输出端，所述第七晶体管的漏极连接所述第二参考低电平，当所述第七晶体管的栅极接收高电平信号时，所述第七晶体管将所述输出端的电压下拉至所述第二参考低电平；

在所述电平维持阶段中，所述第八晶体管的栅极与所述第八晶体管的源极短接，所述第八晶体管的栅极接入高电平时，所述第五晶体管的栅极与所述第六晶体管的栅极接入所述第八晶体管的漏极所传送的高电平，所述第五晶体管将所述本级级联信号输出端的电平下拉至所述第一参考低电平，所述第六晶体管将所述输出端的电平下拉至所述第二参考低电平。

7.根据权利要求6所述的栅极驱动方法，其特征在于，所述第四晶体管的栅极连接第三时钟信号。

8.根据权利要求6所述的栅极驱动方法，其特征在于，所述第四晶体管的栅极连接所述第八晶体管的漏极。