[发明专利]栅极驱动单元及栅极驱动方法

说明书

本发明提供一种栅极驱动单元及栅极驱动方法。栅极驱动单元包括输入单元、驱动单元、下拉单元以及下拉控制单元。下拉单元具有本级级联信号输出端与输出端，在上拉阶段中，本级级联信号输出端与输出端输出信号，在下拉阶段与电平维持阶段中，本级级联信号输出端的电平下拉至第一参考低电平，输出端的电平下拉至第二参考低电平。下拉控制单元在电平维持阶段中输出控制信号确保本级级联信号输出端与输出端为低电平。通过本发明的栅极驱动单元及栅极驱动方法，可以解决电路中的负阈值晶体管漏电所产生的信号误差问题。

技术领域

本发明涉及显示技术领域，尤其是涉及一种栅极驱动单元及栅极驱动方法。

背景技术

随着显示技术的进步，现今显示器除了显示质量提高外，为了让使用者的视觉有更好的视觉体验，显示器的边框也渐渐地窄化，朝向无边框显示面框的方向发展。

其中，将薄膜晶体管(thin film transistor,TFT)集成的栅极驱动技术(gate onarray,GOA)，即是在现有具有以阵列排列的薄膜晶体管的阵列基板中，将GOA单元整合制作于阵列基板上，取代旧有的栅级驱动单元与源级驱动单元分别位于显示面板的纵向与横向侧边的设置，能够减少位于显示区域外的晶片数量，同时驱动模组集成排列也可以简化封装程序，也可以减少驱动模组所需要的空间，以利于现窄边框。

图1为现有的栅极驱动单元电路图，栅极驱动单元10具有输入模组12、驱动模组14、下拉模组16以及下拉控制电路18，在输入模组12、驱动模组14、下拉模组16以及下拉控制电路18之间具有一节点Q，栅极驱动单元10的工作阶段大致分成预充阶段、上拉阶段、下拉阶段以及电平维持阶段。在预充阶段时输入模组具有第一晶体管T11用来将输入电压Vin提供给栅极驱动单元10，第一晶体管T11的栅极与源极相互连接，当输入电压Vin为高电平时，第一晶体管T11将电压Vin传送至节点Q，利用存储电容Cs对节点Q进行预充电，此时第二晶体管T12也会因为接收到高电平而将源极的时钟信号CLK导通至漏极，因此时钟信号CLK会传送到栅极驱动单元10的输出端OUT1。接着栅极驱动单元10进入上拉阶段，时钟信号CLK会输出高电平至栅极驱动单元10的输出端OUT1，节点Q的电平继续上拉以加快驱动的速度，而下拉控制电路18需输出低电平至第五晶体管T15及第六晶体管T16的栅极使其不导通。接着在下拉阶段中，后级的栅极驱动单元的输出信号VR1、VR2会输出高电平使得节点Q和输出端OUT1的电平下降至低参考电平VGL。在电平维持阶段中，下拉控制电路18输出高电平至第五晶体管T15及第六晶体管T16的栅极使其导通，使节点Q和输出端OUT1的电平维持在低参考电平VGL，直到栅极驱动单元10再接收到高电平的输入电压Vin(即下一次发光)为止。

然而目前常用的晶体管大多是以金属氧化物半导体作为沟道材料的金属氧化物薄膜晶体管(mental oxide TFT)，其中以铟镓锌氧化物(indium gallium zinc oxide,IGZO)TFT为代表，IGZO-TFT电应力稳定性好且氧化物迁移率高，因此常应用于分辨率高的TFT液晶显示器及有源矩阵有机发光显示器(active matrix organic light emittingdiode,AMOLED)中。然而以金属氧化物为沟道材料的TFT制备技术不成熟，常使TFT的阈值电压为负值，使得TFT变成持续耗能的耗尽型TFT，此外在光照下受到负压力时，阈值电压还会发生负向漂移，使得电路设计时需要考虑负阈值电压造成的漏电及功耗增加的问题，同时TFT的负阈值电压会使得图1中所示的下拉控制电路18的输出端(即QB节点)所输出的高电平无法达到预期的高电平，造成在下拉阶段中下拉速度太慢，以及在电平维持阶段中电平不稳定的问题，影响栅极驱动单元10的功能。

图2为现有解决负阈值电压漏电问题的的栅极驱动电路，栅极驱动电路20中包含N+2个栅极驱动单元22，图3为图2中栅极驱动单元22的电路图，在现有解决负阈值电压漏电问题的栅极驱动单元中，每个晶体管都要额外加上数量对应的晶体管来避免非运作中的晶体管因负阈值电压造成漏电。然而这种作法使得所需的晶体管数量大幅增加，造成制造成本提高，同时也不利于显示面板的轻薄化。