[发明专利]数据写入方法、存储器控制电路单元及存储器存储装置

权利要求书

1.一种数据写入方法，用于可复写式非易失性存储器模块，所述数据写入方法包括：

接收第一数据的多个子数据中的第一子数据，其中所述多个子数据依照顺序排列于多个位置，所述第一子数据在所述多个位置中位于第一位置；

将所述第一子数据配置于所述第一位置并将所述第一位置以外的其他位置中的比特设定为零以产生第一补零后数据；

根据所述第一补零后数据产生第一错误检查码；

存储所述第一补零后数据与所述第一错误检查码至所述可复写式非易失性存储器模块的第一实体页面；

接收所述第一数据的多个子数据中的第二子数据，所述第二子数据在所述多个位置中位于第二位置；

将所述第二子数据配置于所述第二位置并将所述第二位置以外的其他位置中的比特设定为零以产生第二补零后数据；

根据所述第二补零后数据产生第二错误检查码；

存储所述第二补零后数据与所述第二错误检查码至所述可复写式非易失性存储器模块的第二实体页面；

复制所述第一实体页面中的所述第一子数据至所述可复写式非易失性存储器模块的第三实体页面并且复制所述第二实体页面中的所述第二子数据至所述第三实体页面；

组合所述第一错误检查码与所述第二错误检查码以获得第三错误检查码，其中所述第三错误检查码用以检查在所述第三实体页面中由所述第一子数据与所述第二子数据合并而成的第二数据是否有错误；以及

存储所述第三错误检查码至所述第三实体页面中。

2.根据权利要求1所述的数据写入方法，还包括：

记录对应于所述第一补零后数据的第一比特序列，其中在所述第一比特序列中对应于所述第一位置的比特以第一数值表示且对应于所述第一位置以外的其他位置的比特以第二数值表示；以及

记录对应于所述第二补零后数据的第二比特序列，其中在所述第二比特序列中对应于所述第二位置的比特以所述第一数值表示且对应于所述第二位置以外的其他位置的比特以所述第二数值表示。

3.根据权利要求2所述的数据写入方法，其中组合所述第一错误检查码与所述第二错误检查码以获得所述第三错误检查码的步骤包括：

根据所述第一错误检查码与所述第二错误检查码执行互斥或运算以获得所述第三错误检查码，并记录对应于所述第二数据的第三比特序列，

其中在所述第三比特序列中对应于所述第一位置与所述第二位置的比特以所述第一数值表示且对应于所述第一位置与所述第二位置以外的其他位置的比特以所述第二数值表示。

4.根据权利要求1所述的数据写入方法，

其中组合所述第一错误检查码与所述第二错误检查码以获得所述第三错误检查码的步骤包括：

从所述第一实体页面中读取所述第一错误检查码并组合所述第一错误检查码与所述第二错误检查码以获得所述第三错误检查码。

5.根据权利要求4所述的数据写入方法，其中所述第一数据的大小符合所述第三实体页面的大小，所述第一数据的所述多个子数据依照顺序排列于所述第三实体页面的多个位置，所述第一子数据在所述多个位置中位于所述第一位置，所述第二子数据在所述多个位置中位于所述第二位置，

其中所述数据写入方法还包括：

将所述第二子数据存储至所述第三实体页面以使得所述第三实体页面中的所述第一子数据与所述第二子数据形成所述第二数据，其中在所述第三实体页面中所述第一子数据位于所述第一位置且所述第二子数据位于所述第二位置。

6.根据权利要求1所述的数据写入方法，其中所述第一子数据为对第一明文加密后所产生的第一密文，

其中接收所述第一数据的所述多个子数据中的所述第一子数据，并产生对应于所述第一子数据的所述第一错误检查码的步骤包括：

产生对应于所述第一明文的第一明文错误检查码，并将所述第一密文、所述第一明文错误检查码以及所述第一错误检查码存储至所述第三实体页面中。