[发明专利]数据写入方法、存储器控制电路单元及存储器存储装置

说明书

本发明提供一种数据写入方法、存储器控制电路单元及存储器存储装置。所述方法包括：接收第一数据的多个子数据中的第一子数据，并产生对应于第一子数据的第一错误检查码；接收第一数据的多个子数据中的第二子数据，并产生对应于第二子数据的第二错误检查码；组合第一错误检查码与第二错误检查码以获得第三错误检查码，其中第三错误检查码用以检查由第一子数据与第二子数据合并而成的第二数据是否有错误；以及存储第二数据以及第三错误检查码至可复写式非易失性存储器模块中。

技术领域

本发明涉及一种数据写入方法、存储器控制电路单元及存储器存储装置。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，为了防止数据传输的过程中发生错误，当存储器管理电路将一笔数据写入可复写式非易失性存储器模块时，通常会一并写入对应于该数据的一错误检查码。在读取数据时，可以使用此错误检查码来检查所读取出的数据是否有错误(例如，含有错误比特)。

然而需注意的是，通常一笔数据还可以再被分为多个子数据。在某些情况下，存储器管理电路可能仅会拿到一笔数据中的一子数据并且需立即将所取得的子数据以及对应此子数据的错误检查码写入至可复写式非易失性存储器模块中。之后，当存储器管理电路取得该笔数据中的另一子数据时，假设存储器管理电路会将此另一子数据以及对应此另一子数据的错误检查码写入至可复写式非易失性存储器模块中。之后在某个时间点(例如，可复写式非易失性存储器模块在断电后重新上电或闲置时)，存储器管理电路可以将可复写式非易失性存储器模块中前述第一次取得的子数据以及第二次取得的另一子数据进行合并以产生一合并后数据，产生对应此合并后数据的错误检查码，并将合并后数据以及对应此合并后数据的错误检查码存储至可复写式非易失性存储器模块。

需注意的是，在产生对应前述合并后数据的错误检查码的过程中，存储器管理电路通常需要从可复写式非易失性存储器模块读取前述第一次取得的子数据以及第二次取得的另一子数据至缓冲存储器中以根据所读取出的子数据产生合并后数据。在产生合并后数据后，存储器管理电路会再根据合并后数据产生对应此合并后数据的错误检查码后，最后再将合并后数据以及对应此合并后数据的错误检查码写入至可复写式非易失性存储器模块中。然而，将多个子数据从可复写式非易失性存储器模块读取出再将合并后数据写回可复写式非易失性存储器模块中的过程有可能会因宇宙射线或其他不可预期的因素造成合并后数据中产生错误比特。如何避免合并后数据中错误比特的产生并且能够有效率地产生对应于合并后数据的错误检查码，是本领域技术人员所欲解决的问题之一。

发明内容

本发明提供一种一种数据写入方法、存储器控制电路单元及存储器存储装置，可以避免在现有技术中合并后数据中产生错误比特的问题。

本发明提出一种数据写入方法，用于一可复写式非易失性存储器模块，所述数据写入方法包括：接收一第一数据的多个子数据中的一第一子数据，并产生对应于所述第一子数据的一第一错误检查码；接收所述第一数据的多个子数据中的一第二子数据，并产生对应于所述第二子数据的一第二错误检查码；组合所述第一错误检查码与所述第二错误检查码以获得一第三错误检查码，其中所述第三错误检查码用以检查由所述第一子数据与所述第二子数据合并而成的一第二数据是否有错误；以及存储所述第二数据以及所述第三错误检查码至所述可复写式非易失性存储器模块中。