[发明专利]一种静电保护电路

权利要求书

1.一种静电保护电路，其特征在于，包括：

静电保护模块；

输入输出端、电源端以及接地端；

所述静电保护模块包括第一NMOS晶体管、第一电容及第一电阻，所述第一NMOS晶体管的源极和衬底均与所述输入输出端连接、漏极与所述接地端连接；

所述第一电容的第一端与所述接地端连接、第二端与所述第一NMOS晶体管的栅极连接；

所述第一电阻的第一端与所述输入输出端连接、第二端与所述第一NMOS晶体管的栅极连接。

2.根据权利要求1所述的静电保护电路，其特征在于，还包括与所述电源端和所述接地端相连的第二静电保护电路；所述第二静电保护电路包括第二电容、第二电阻和第二NMOS晶体管和第三NMOS晶体管，所述第二电容的第一端与所述电源端相连，所述第二电容的第二端与所述第二NNOS晶体管的漏极相连，所述第二电阻的第一端与所述第二NNOS晶体管的栅极相连，所述第二电阻的第二端与所述电源端相连，所述第三NMOS晶体管的栅极与所述第二NMOS晶体管的漏极相连，所述第三NMOS晶体管的漏极和源极分别与所述电源端、所述接地端相连。

3.根据权利要求1所述的静电保护电路，其特征在于，所述静电保护模块包括半导体衬底、位于所述半导体衬底上的P阱，所述第一NMOS晶体管位于所述P阱上，所述第一NMOS晶体管的源极、漏极位于栅极两侧的P阱内，所述P阱内还具有第一P型掺杂区，所述源极与所述第一P型掺杂区电连接。

4.根据权利要求3所述的静电保护电路，其特征在于，还包括深N阱，所述深N阱位于所述半导体衬底上，所述P阱位于所述深N阱内。

5.根据权利要求4所述的静电保护电路，其特征在于，所述深N阱内具有N型掺杂区，所述N型掺杂区均与所述电源端连接。

6.根据权利要求2所述的静电保护电路，其特征在于，还包括二极管，所述二极管的阳极连接所述输入输出端，所述二极管的阴极连接所述电源端。

7.根据权利要求6所述的静电保护电路，其特征在于，所述第一NMOS晶体管的总沟道宽度大于300微米。

8.根据权利要求7所述的静电保护电路，其特征在于，所述第一NMOS晶体管的沟道长度小于或等于所述第三NMOS晶体管的沟道长度。

9.根据权利要求1所述的静电保护电路，其特征在于，所述第一电容的电容值在1至10皮法之间。

10.根据权利要求1所述的静电保护电路，其特征在于，所述第一电阻的阻值在1千欧姆至1万欧姆之间。

11.根据权利要求1所述的静电保护电路，其特征在于，所述第一NMOS晶体管的漏极不包含轻掺杂漏结构。