[发明专利]PIP电容的制作方法有效
| 申请号： | 201910781804.2 | 申请日： | 2019-08-23 |
| 公开（公告）号： | CN110459536B | 公开（公告）日： | 2021-03-09 |
| 发明（设计）人： | 王卉 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 曹廷廷 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | pip 电容 制作方法 | ||
1.一种PIP电容的制作方法，其特征在于，包括：
提供一衬底，所述衬底分为存储区和逻辑区，在所述衬底上依次形成耦合氧化物层、浮栅层、第一介质层、控制栅层和浮栅氮化硅；
使用浮栅氮化硅的刻蚀版图部分刻蚀逻辑区的所述浮栅氮化硅，以获得俯视图为条状形的浮栅氮化硅或者点状形的浮栅氮化硅；
形成覆盖所述浮栅氮化硅外侧的浮栅侧墙，部分刻蚀所述控制栅层和第一介质层，并形成覆盖所述浮栅侧墙、控制栅层和第一介质层的浮栅位移侧墙，以及刻蚀所述浮栅层和耦合氧化物层，并形成覆盖所述浮栅位移侧墙、浮栅层和耦合氧化物层的隧穿氧化层；
形成覆盖所述浮栅氮化硅和所述隧穿氧化层的字线多晶硅，研磨所述字线多晶硅形成字线；
形成保护氮化硅和保护氧化硅覆盖所述字线；
去除所述逻辑区的所述保护氮化硅和所述保护氧化硅，部分刻蚀所述浮栅氮化硅；
在所述逻辑区形成逻辑栅氧化硅覆盖刻蚀后的浮栅氮化硅和所述字线；
形成逻辑栅多晶硅覆盖所述逻辑栅氧化硅。
2.如权利要求1所述的PIP电容的制作方法，其特征在于，所述浮栅层和所述控制栅层为多晶硅。
3.如权利要求1所述的PIP电容的制作方法，其特征在于，所述浮栅氮化硅的刻蚀版图包括条状的浮栅氮化硅的刻蚀版图和点状的浮栅氮化硅的刻蚀版图。
4.如权利要求3所述的PIP电容的制作方法，其特征在于，所述条状的浮栅氮化硅的刻蚀版图的边框内具有多个阵列的条状图形，每个条状图形的宽度介于0.2um～0.4um。
5.如权利要求4所述的PIP电容的制作方法，其特征在于，相邻条状图形的间隙介于5um～10um。
6.如权利要求5所述的PIP电容的制作方法，其特征在于，靠近所述边框的条状图形与所述边框的距离介于0.3um～0.5um。
7.如权利要求3所述的PIP电容的制作方法，其特征在于，所述点状的浮栅氮化硅的刻蚀版图的边框内具有多个阵列的点状图形，每个所述点状图形为正方形。
8.如权利要求7所述的PIP电容的制作方法，其特征在于，所述点状图形的尺寸介于0.2um～0.4um。
9.如权利要求8所述的PIP电容的制作方法，其特征在于，靠近所述边框的点状图形与所述边框的距离介于0.3um～0.5um。
10.如权利要求1所述的PIP电容的制作方法，其特征在于，所述耦合氧化物层为二氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910781804.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种叠层电感的制作方法及制得的器件
- 下一篇：显示装置
