[发明专利]一种具有三维3×2×2簇保守混沌流的广义Sprott-A系统及其电路实现

权利要求书

1.一种具有三维3×2×2簇保守混沌流的广义Sprott-A系统的构建方法，其特征是在于，包括以下步骤：

(1)具有三维3×2×2簇保守混沌流的广义Sprott-A系统(i)为：

式中x，y，z为状态变量，该系统的三维相图在X-Y，X-Z平面上的投影分别为3×2簇保守混沌流，在Y-Z平面上的投影为2×2簇保守混沌流；

(2)基于系统(i)构造的电路由三个主通道电路与三个辅助通道电路组成：第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电阻R4和电容C1组成，第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R5、电阻R6、电阻R9、电阻R10、电阻R11、电阻R12、电阻R16和电容C2组成，第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R7、电阻R8、电阻R13、电阻R14、电阻R15和电容C3组成，第一辅助通道电路由乘法器A1、乘法器A2、乘法器A6组成，第二辅助通道电路由乘法器A3、乘法器A4、乘法器A5组成，第三辅助通道电路由乘法器A7、乘法器A8、乘法器A9、乘法器A10组成；

所述第一辅助通道电路中乘法器A2的输出通过电阻R2与第一主通道电路中的运算放大器U1A的负输入端相连；运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连；运算放大器U1A的输出通过电阻R12与第二主通道电路中的运算放大器U2A的负输入端相连；运算放大器U1A的输出与第三辅助通道电路中乘法器A7的两个输入端均相连；运算放大器U1A的输出与第三辅助通道电路中乘法器A9的一个输入端相连；运算放大器U1A的输出通过电阻R3与第一主通道电路中的运算放大器U1B的负输入端相连；运算放大器U1A的正输入端接地；运算放大器U1B的输出通过电阻R4与运算放大器U1B的负输入端相连；运算放大器U1B的输出与第三辅助通道电路中乘法器A8的一个输入端相连；运算放大器U1B的输出与第三辅助通道电路中乘法器A9的一个输入端相连；运算放大器U1B的正输入端接地；运算放大器U1B的负电源端接直流电压源VDD；运算放大器U1B的正电源端接直流电压源VCC；

所述第二辅助通道电路中乘法器A3的输出通过电阻R10与第二主通道电路中的运算放大器U2A的负输入端相连；第二辅助通道电路中乘法器A5的输出通过电阻R11与第二主通道电路中的运算放大器U2A的负输入端相连；第三辅助通道电路中乘法器A8的输出通过电阻R16与第二主通道电路中的运算放大器U2A的负输入端相连；第三辅助通道电路中乘法器A10的输出通过电阻R9与第二主通道电路中的运算放大器U2A的负输入端相连；运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连；运算放大器U2A的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连；运算放大器U2A的输出与第一辅助通道电路中乘法器A1的一个输入端相连；运算放大器U2A的输出与第一辅助通道电路中乘法器A2的一个输入端相连；运算放大器U2A的输出与第二辅助通道电路中乘法器A3的一个输入端相连；运算放大器U2A的输出通过电阻R6与第二主通道电路中运算放大器U2B的负输入端相连；运算放大器U2A的正输入端接地；运算放大器U2B的输出通过电阻R5与运算放大器U2B的负输入端相连；运算放大器U2B的输出与第一辅助通道电路中乘法器A1的一个输入端相连；运算放大器U2B的正输入端接地；运算放大器U2B的负电源端接直流电压源VDD；运算放大器U2B的正电源端接直流电压源VCC；

所述第一辅助通道电路中乘法器A1的输出通过电阻R14与第三主通道电路中的运算放大器U3A的负输入端相连；第一辅助通道电路中乘法器A6的输出通过电阻R15与第三主通道电路中的运算放大器U3A的负输入端相连；电池组V1的负极通过电阻R13与第三主通道电路中的运算放大器U3A的负输入端相连；电池组V1正极接地；运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连；运算放大器U3A的输出与第二辅助通道电路中乘法器A3的一个输入端相连；运算放大器U3A的输出与第二辅助通道电路中乘法器A4的一个输入端相连；运算放大器U3A的输出通过电阻R8与第三主通道电路中的运算放大器U3B的负输入端相连；运算放大器U3A的正输入端接地；运算放大器U3B的输出通过电阻R7与运算放大器U3B的负输入端相连；运算放大器U3B的输出与第二辅助通道电路中乘法器A5的一个输入端相连；运算放大器U3B的正输入端接地；运算放大器U3B的正电源端接直流电压源VCC；运算放大器U3B的负电源端接直流电压源VDD；

所述第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A2的一个输入端相连；第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A6的两个输入端均相连；

所述第二辅助通道电路中乘法器A3的输出与第二辅助通道电路中乘法器A4的一个输入端相连；第二辅助通道电路中乘法器A4的输出与第二辅助通道电路中乘法器A5的一个输入端相连；

所述第三辅助通道电路中乘法器A7的输出与第三辅助通道电路中乘法器A8的一个输入端相连；第三辅助通道电路中乘法器A8的输出与第三辅助通道电路中乘法器A10的一个输入端相连；第三辅助通道电路中乘法器A9的输出与第三辅助通道电路中乘法器A10的一个输入端相连。