[发明专利]一种可编程逻辑器件比特流加密方法

权利要求书

1.一种可编程逻辑器件比特流加密方法，其特征是，包括以下步骤：

FPGA将生成的随机算法与随机时间发送至算法模块；

FPGA选择算法模块存储的预定义算法完成与加密芯片的三次握手交互，并将运算结果送至功能逻辑判断模块；

功能逻辑判断模块实时判断加解密结果，判断FPGA功能逻辑是否正常；

所述FPGA将生成的随机算法与随机时间发送至算法模块步骤之前，还包括：

FPGA上电完成后，从NVROM加载比特流，FPGA内部功能电路处于复位状态；

所述FPGA选择算法模块存储的预定义算法完成与加密芯片的三次握手交互，具体包括：

FPGA读取加密芯片的ID与8字节随机数，通过预先设定的DES/AES第一密钥解密，得到明码ID和8字节随机数；

FPGA使用第二密钥对明码8字节随机数进行DES/AES加密，发送至加密芯片进行解密；

FPGA读取加密芯片处理后的数据，使用第三密钥进行解密；

所述FPGA使用第二密钥对明码8字节随机数进行DES/AES加密，发送至加密芯片进行解密步骤之后，还包括：

加密芯片将8字节随机数首尾相互异或取反，再次进行DES加密。

2.如权利要求1所述的可编程逻辑器件比特流加密方法，其特征是，所述FPGA将生成的随机算法与随机时间发送至算法模块，具体包括：

FPGA的随机算法产生模块将生成的随机算法发送至算法模块；

FPGA的随机时间产生模块将生成的随机时间发送至算法模块。

3.如权利要求1所述的可编程逻辑器件比特流加密方法，其特征是，所述功能逻辑判断模块实时判断加解密结果，判断FPGA功能逻辑是否正常，具体包括：

解密后，如果数据全为0，则验证失败，FPGA功能逻辑不运行；如果为非0，则FPGA数据取反运算，然后与之前的随机数进行比较，若一致，则验证成功，FPGA功能逻辑正常运行；否则，功能逻辑不执行。

4.如权利要求3所述的可编程逻辑器件比特流加密方法，其特征是，所述FPGA数据取反运算，然后与之前的随机数进行比较，具体包括：

FPGA将第三密钥取反与随机数首尾异或操作，将运算结果与随机数比较。