[发明专利]一种可编程逻辑器件比特流加密方法

说明书

本发明公开了一种可编程逻辑器件比特流加密方法，包括以下步骤：FPGA将生成的随机算法与随机时间发送至算法模块；FGPA选择算法模块存储的预定义算法完成与加密芯片的三次握手交互，并将运算结果送至功能逻辑判断模块；功能逻辑判断模块实时判断加解密结果，判断FPGA功能逻辑是否正常。本发明采用加密IC，通过单种或多种特定算法，实现FPGA加载比特流的加密，有效防止抄板，保护产品的知识产权。本发明通过随机时间访问及随机算法的选择，使FPGA与加密IC之间的通信无法完整的测试，相应的测试仪器就无法准确记录分析FPGA与加密IC的数据通信，从而无法模拟相应时序，达到保护产品安全性的目的。

技术领域

本发明涉及系统加密技术领域，尤其是一种可编程逻辑器件比特流加密方法。

背景技术

FPGA的开发难度大，耗时长，投入多，但其内部结构单元是基于SRAM结构，掉电易失，需要外接非易失性ROM作为加载比特流的存储介质，然而该加载比特流很容易被复制，从而导致整个产品被抄袭、复制，直接影响企业效益，因此，为保护产品的安全性，保护产品的知识产权，维护企业的合法利益，需要对FPGA产品实现加密。

如图1所示，未进行加密的FPGA设计方案，目前很多FPGA产品采用此方法，NVROM中的加载比特流很容易通过相应的FPGA设计工具完整复制，从而导致这个FPGA设计产品被抄袭、盗版，损害设计者的合法利益。

如图2所示，采用专用芯片DS28E01芯片加密方案，DS28E01芯片是单总线芯片，芯片内部有一个SHA-160加密模块，参与SHA算法的为55字节特定格式的数据。此方案是在FPGA上电后，通过DS28E01芯片算法与FPGA内部加解密算法的计算，来判断FPGA的主逻辑功能是否正常运行。FPGA与DS28E01的交互是单总线，并在上电的很短时间内完成。

从上面的描述可以看出，现有技术的缺点如下：

1、未进行加密方案的设计中，存放于NVROM中的加载比特流内容可以通过FPGA设计工具完全复制，从而通过抄板来复制整个设计产品。

2、在采用DS28E01的加密方案中，虽然起到一定的加密作用，但可以通过两个方面进行破解，首先，DS28E01的关键算法是SHA1，算法比较单一，随着技术的发展，暴力破解该算法成为可能，其次，因为FPGA与DS28E01的通信是发生在上电后的某小段时间内，而且是单总线通信，因此，通过逻辑分析仪或示波器，完全可以分析出他们之间的通信时序，然后利用外部模拟该时序关系，到达破解、复制产品的目的。

发明内容

本发明的目的是解决的是通过逻辑分析仪或示波器来测量FPGA与加密IC之间的通信，然后通过MCU或CPLD来模拟时序，绕过加密IC这一环节，从而抄袭整个产品的设计。为了解决该问题，本发明提供一种可编程逻辑器件比特流加密方法，保护FPGA内部逻辑不被轻易复制，从而确保基于FPGA的产品的安全性，保护产品的知识产权及合法利益。

为实现上述目的，本发明采用下述技术方案：

一种可编程逻辑器件比特流加密方法，包括以下步骤：

FPGA将生成的随机算法与随机时间发送至算法模块；

FPGA选择算法模块存储的预定义算法完成与加密芯片的三次握手交互，并将运算结果送至功能逻辑判断模块；

功能逻辑判断模块实时判断加解密结果，判断FPGA功能逻辑是否正常。

进一步地，所述FPGA将生成的随机算法与随机时间发送至算法模块步骤之前，还包括：

FPGA上电完成后，从NVROM加载比特流，FPGA内部功能电路处于复位状态。

进一步地，所述FPGA将生成的随机算法与随机时间发送至算法模块，具体包括：