[发明专利]集成电路芯片和集成电路

说明书

本发明实施例提供了一种集成电路芯片和集成电路。该集成电路芯片包括：内核结构、隔离区和多个压焊块，所述隔离区位于所述内核结构和多个压焊块之间；多个所述压焊块位于所述内核结构之外的一个指定区域中。本发明实施例提供的一种集成电路芯片和集成电路的技术方案中，由于多个压焊块位于内核结构之外的一个指定区域中，因此当多个压焊块之间静电放电时，放电电流不会通过内核结构，从而避免了对内核结构造成损伤。

【技术领域】

本发明涉及集成电路设计领域，尤其涉及一种集成电路芯片和集成电路。

【背景技术】

集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块半导体晶片或介质基片上，制作完成后的晶片或基片通常称为集成电路芯片，集成电路芯片封装在一个管壳内，成为具有所需电路功能的集成电路。封装过程中采用金属丝把集成电路芯片上的压焊块和管壳上的金属管脚进行连接，以实现压焊块和金属管脚的电连接。

图1为现有技术中集成电路芯片的结构示意图，如图1所示，该集成电路芯片100包括内核结构21、隔离区22、压焊块23和输入输出口电源线28。多个压焊块23分为多组，每组压焊块23位于内核结构1的一侧，如图1所示，四组压焊块23分布于内核结构21的四周。内核结构21的每个侧边均设置有一组压焊块23，隔离区22位于该组压焊块23和内核结构21之间。输入输出口电源线28围绕内核结构21设置。现有技术中，压焊块23还可以位于内核结构21的两侧或者三侧。

现有技术中的方案至少存在如下技术问题：当位于内核结构21不同侧的压焊块23之间发生静电放电时，放电电流会通过内核结构21，从而对内核结构21造成损伤。

【发明内容】

有鉴于此，本发明实施例提供了一种集成电路芯片和集成电路，用于避免放电电流对内核电路造成损伤。

一方面，本发明实施例提供了一种集成电路芯片，包括：内核结构、隔离区和多个压焊块，所述隔离区位于所述内核结构和多个压焊块之间；

多个所述压焊块位于所述内核结构之外的一个指定区域中。

可选地，所述指定区域包括位于所述内核结构一侧的区域。

可选地，所述内核结构的一侧具备开口区域，所述开口区域包括所述指定区域。

可选地，所述内核结构具备镂空区域，所述镂空区域包括所述指定区域。

可选地，述镂空区域位于所述内核结构的中间位置。

可选地，其特征在于，多个所述压焊块沿所述内核结构的一个侧边所在方向延伸设置。

可选地，多个所述压焊块呈一列多行设置；或者，多个压焊块呈多列多行设置。

可选地，所述输入输出口电源线位于多个所述压焊块的正下方。

另一方面，本发明实施例提供了一种集成电路，包括管壳和上述集成电路芯片，所述集成电路芯片封装于所述管壳内；

所述管壳包括与多个所述压焊块对应设置的管脚，所述管脚与对应的压焊块通过连接线电连接。

可选地，多个所述管脚分布于所述集成电路芯片的两侧；

若多个所述压焊块呈一列多行设置时，位于所述集成电路芯片一侧的管脚依次与一列压焊块中的偶数个压焊块通过连接线电连接，位于所述集成电路芯片另一侧的管脚依次与该列压焊块中的奇数个压焊块通过连接线电连接。