[发明专利]基片处理装置和基片处理方法在审
| 申请号： | 201910789074.0 | 申请日： | 2019-08-26 |
| 公开（公告）号： | CN110875227A | 公开（公告）日： | 2020-03-10 |
| 发明（设计）人： | 八寻俊一;坂井光广;梶原拓伸 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/677 | 分类号： | H01L21/677 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理 装置 方法 | ||
本发明提供一种缩短基片处理装置的整体长度的技术。实施方式的基片处理装置包括预处理线、涂敷线、显影线和清洗线。预处理线对基片进行预处理。涂敷线配置在预处理线的下方，在进行了预处理的基片上涂敷光致抗蚀剂液。显影线对涂敷了光致抗蚀剂液的基片进行显影。清洗线配置在显影线的上方，对显影后的基片进行清洗。
技术领域
本发明涉及基片处理装置和基片处理方法。
背景技术
在专利文献1公开了一种一边沿第一输送线输送基片一边在基片上形成光致抗蚀剂膜，并在使基片曝光后，一边沿第二输送线输送基片一边对基片进行显影处理的技术。
现有技术文献
专利文献
专利文献1：日本特开2007-158253号公报
发明内容
发明想要解决的技术问题
本发明提供一种缩短基片处理装置的整体长度的技术。
用于解决技术问题的技术方案
本发明的一个方面的基片处理装置包括预处理线、涂敷线、显影线和清洗线。预处理线对基片进行预处理。涂敷线配置在预处理线的下方，在进行了预处理的基片上涂敷光致抗蚀剂液。显影线对涂敷了光致抗蚀剂液的基片进行显影。清洗线配置在显影线的上方，对显影后的基片进行清洗。
发明效果
采用本发明能够缩短基片处理装置的整体长度。
附图说明
图1是表示第一实施方式的基片处理装置的概略结构的俯视图。
图2是表示第一实施方式的基片处理装置的局部概略结构的右侧视图(其之一)。
图3是表示图1的III-III截面处的第一实施方式的基片处理装置的概略结构的图。
图4是表示第一实施方式的基片处理装置的局部概略结构的右侧视图(其之二)。
图5是表示第一实施方式的基片处理的流程图。
图6A是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之一)。
图6B是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之二)。
图6C是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之三)。
图6D是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之四)。
图6E是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之五)。
图6F是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之六)。
图6G是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之七)。
图6H是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之八)。
图6I是表示第一实施方式的基片处理装置中的基片的输送路径的图(其之九)。
图7是表示第二实施方式的基片处理装置的概略结构的俯视图。
图8是表示第二实施方式的基片处理装置的第一热处理中的基片的输送路径的图。
图9是表示第三实施方式的基片处理装置的概略结构的俯视图。
图10是表示第三实施方式的基片处理装置的第一热处理中的基片的输送路径的图。
附图标记说明
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910789074.0/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
