[发明专利]半导体器件封装

说明书

本发明提供一种半导体器件封装，其包括一导电基底和从该导电基底的一第一表面限定的一空腔。该空腔具有一底表面和一深度。一半导体裸片，其设置在该空腔的该底表面上。该半导体裸片具有一第一表面和与该第一表面相对的一第二表面。该半导体裸片的该第二表面接合到该空腔的该底表面。该半导体裸片的该第一表面和该导电基底的该第一表面之间的一距离为该空腔的该深度的约20％。

本申请是申请日为2017年8月23日，申请号为“201710728601.8”，而发明名称为“半导体器件封装”的申请的分案申请。

技术领域

本发明请求于2016年8月29日申请之美国专利申请案15/250,713的权益(benefit)和优先权(priority)(Chiu等)标题为“半导体器件封装”，其内容通过引用整体并入本文中。本公开涉及一种半导体器件封装及其制造方法。更特定来说，本发明涉及包括改进的导电基底的半导体器件封装结构及其制造方法。

背景技术

半导体器件封装结构包括接合到引线框架(leadframe)的半导体裸片。可以使用绝缘材料(例如预浸复合纤维(p.p.))来覆盖和保护半导体裸片和引线框架。然而，在将绝缘材料层叠到半导体裸片和引线框架的过程中，半导体裸片可能会破裂。因此，用于形成半导体器件封装的改进技术将是有益的。

发明内容

在一或多个实施例中，一种半导体器件封装包括一导电基底和从该导电基底的一第一表面限定的一空腔。该空腔具有一底表面和一深度。一半导体裸片，其设置在该空腔的该底表面上。该半导体裸片具有一第一表面和与该第一表面相对的一第二表面。该半导体裸片的该第二表面接合到该空腔的该底表面。该半导体裸片的该第一表面和该导电基底的该第一表面之间的一距离为该空腔的该深度的约20％。

在一或多个实施例中，一种半导体器件封装包括具有一第一表面和与该第一表面相对的一第二表面的一导电基底。从该导电基底的该第一表面限定的一空腔，且该空腔具有一底表面和一深度。一半导体裸片，其设置在该空腔的该底表面上并具有一第一厚度。在该半导体裸片和该空腔的该底表面之间的一导电粘合层，且该导电粘合层具有一第二厚度。该第一厚度和该第二厚度之和与该空腔的该深度不同。

在一或多个实施例中，一种半导体器件封装包括具有一第一表面和与该第一表面相对的一第二表面的一导电基底。一空腔，其从该导电基底的该第一表面限定并具有一底表面。该导电基底限定该空腔的一侧壁。一半导体裸片，其设置在该空腔的该底表面上，该半导体裸片具有一第一表面和与该第一表面相对的一第二表面。该半导体裸片的该第二表面接合到该空腔的该底表面。一保护层，其设置在该导电基底和该半导体裸片上，该保护层具有一第一表面。从该半导体裸片的该第一表面到该保护层的该第一表面的一第一距离与从该导电基底的该第一表面到该保护层的该第一表面的一第二距离不同。

附图说明

图1A是根据本发明的一实施例的半导体器件封装的横截面图。

图1B是根据本发明的一实施例的半导体器件封装的横截面图。

图1C是根据本发明的一实施例的半导体器件封装的横截面图。

图1D示出了根据本发明的图1A的半导体器件封装1的顶视图。

图1E示出了根据本发明的图1A的半导体器件封装1的顶视图。

图1F示出了根据本发明的图1A的半导体器件封装1的顶视图。

图1G是根据本发明的一实施例的半导体器件封装的横截面图。

图2A是根据本发明的一实施例的半导体器件封装的横截面图。

图2B是根据本发明的一实施例的半导体器件封装的横截面图。

图3是根据本发明的一实施例的半导体器件封装的横截面图。