[发明专利]一种纯CMOS超低功耗上电复位电路

说明书

本发明公开了一种纯CMOS超低功耗上电复位电路，包括用于产生偏置电流的第一支路、用于监测电源电压的第二支路和用于对复位信号进行整形的第三支路，所述第一支路包括MOS管M1和由P1个PMOS管依次串联组成的第一串接电路，第一串接电路一端接电源，另一端接MOS管M1的漏极，第一串接电路中的PMOS管的栅极均接地，第二支路包括MOS管M2和由P2个PMOS管依次串联组成的第二串接电路，本发明可以在各种上电时间情况下产生有效的上电复位信号，实现此功能电路需要面积小，功耗低。由于电路只采用PMOS和NMOS两种器件类型，可有效的适用于各种CMOS工艺制程芯片中。

技术领域

本发明涉及一种上电复位电路，具体是一种纯CMOS超低功耗上电复位电路。

背景技术

电子系统都存在上电过程，在上电过程中系统内的状态都是不确定的，有可能让系统出现错误操作。为了避免此情况发生，需要系统上电时提供一个复位信号，通过此信号强制让系统在上电过程中处于复位状态。系统上电过程图如图1所示。

常见的一种上电复位电路一种电路如图2所示。其工作原理如下：在系统掉电的时候VC电压会释放到0V，当系统上电的时候，PMOS管PM1、PM2会由截止慢慢到导通，给电容C充电，电压VC逐渐上升，当VC可以触发迟滞反相器时，可以使上电复位信号POR释放。

现有技术的电路缺点如下：电容较大，会占用较大芯片面积；慢上电时VC会跟随电源，导致上电复位信号过早释放。

发明内容

本发明的目的在于提供一种纯CMOS超低功耗上电复位电路，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种纯CMOS超低功耗上电复位电路，包括用于产生偏置电流的第一支路、用于监测电源电压的第二支路和用于对复位信号进行整形的第三支路，所述第一支路包括MOS管M1和由P1个PMOS管依次串联组成的第一串接电路，第一串接电路一端接电源，另一端接MOS管M1的漏极，第一串接电路中的PMOS管的栅极均接地，第二支路包括MOS管M2和由P2个PMOS管依次串联组成的第二串接电路，第二串接电路一端接电源，另一端接MOS管M2的漏极，第二串接电路中的PMOS管的栅极均接地，第三支路包括迟滞反相器U1和缓冲器U2，MOS管M2的漏极还连接迟滞反相器U1的输入端，迟滞反相器U1的输出端连接缓冲器U2的输入端，缓冲器U2的输出端输出上电复位信号POR。

作为本发明的进一步技术方案：所述MOS管M1和MOS管M2均为NMOS管。

作为本发明的进一步技术方案：所述PMOS管的阈值电压为V_thp，电源VDD上电时，MOS管M1的电流随电源电压而变大，当VDD＜V_thp时，MOS管M1和P1个PMOS管都处于截止区，此时所有电路均不工作，当VDD＞V_thp时，MOS管M1工作在饱和区，其电流通过以下公式求得：

I_M1＝K_Nm1(V_A-V_thn)²

P1个PMOS管工作在线性区，它的电流和M1的电流相等，计算公式如下：

I_M1＝K_P1(VDD-|V_thp|)(VDD-VA)

其中I_M1为MOS管M1漏极到源极电流，K_Nm1为MOS管M1的特征参数，V_thn为NMOS管的阈值电压；K_P1为P1个PMOS管的等效特征参数，VDD为电源电压。