[发明专利]用于存储器设备的多态编程有效
申请号: | 201910799164.8 | 申请日: | 2019-08-28 |
公开(公告)号: | CN111326199B | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | R·D·巴恩特;B·拉伯;M·埃尔加马尔 | 申请(专利权)人: | 西部数据技术公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/34;G11C29/42 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 魏利娜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 存储器 设备 编程 | ||
1.一种用于存储器设备的使用一个或多个控制器实现的方法,所述方法包括:
基于第一编码操作对数据进行编码以生成一组编码数据;
在第一阶段期间执行第一编程操作以将所述一组编码数据写入所述存储器设备;
基于所述数据使用第二编码操作进行编码以生成第二组编码数据,其中所述第二组编码数据的量小于所述一组编码数据的量;
将所述第二组编码数据存储到高速缓存;
基于来自所述高速缓存的所述第二组编码数据和来自所述存储器设备的所述一组编码数据执行第一解码操作以生成一组解码数据;
基于所述一组解码数据执行第二解码操作以生成第二组解码数据;
对所述第二组解码数据进行编码以生成第三组编码数据;以及
在第二阶段期间执行第二编程操作以将所述第三组编码数据写入所述存储器设备。
2.根据权利要求1所述的方法,其中所述第二组编码数据包括所述一组编码数据的第二编码,并且所述第三组编码数据包括与所述一组编码数据相同的数据。
3.根据权利要求1所述的方法,其中所述第二组编码数据包括所述数据的编码,所述数据是从主机接收的。
4.根据权利要求1所述的方法,其中所述第一编程操作包括模糊编程操作,并且所述第一解码操作包括模糊解码操作。
5.根据权利要求1所述的方法,其中所述第二编程操作包括精细编程操作,所述第二解码操作包括纠错码(ECC)解码操作。
6.根据权利要求1所述的方法,其中基于所述第一编码操作对数据进行编码还包括:
从主机设备接收主机数据;
使用纠错码(ECC)编码方案基于所述主机数据生成一组编码的页面;以及
将所述一组编码的页面发送到模糊编码器以执行所述第二编码操作。
7.根据权利要求1所述的方法,其中基于所述数据使用所述第二编码操作进行编码以生成所述第二组编码数据还包括:
基于所述存储器设备的每个单元中的多个数据位的XOR运算生成附加的数据页面。
8.根据权利要求1所述的方法,其中所述第一编码操作包括纠错码(ECC)编码,并且所述第二编码操作包括XOR运算。
9.根据权利要求1所述的方法,其中所述一组编码数据包括四个数据页面,所述第二组编码数据包括一个数据页面,并且
所述一组解码数据包括四个数据页面。
10.根据权利要求1所述的方法,还包括:
执行第二读取操作以从所述存储器设备读取所述第三组编码数据。
11.一种系统,包括:
多个闪存存储器设备;和
控制器,所述控制器被配置为:
基于第一编码操作对数据进行编码以生成一组编码数据;
在第一阶段期间执行第一编程操作以将所述一组编码数据写入所述闪存存储器设备中的至少一个闪存存储器设备;
基于所述数据使用第二编码操作进行编码以生成第二组编码数据,其中所述第二组编码数据的量小于所述一组编码数据的量;
将所述第二组编码数据存储到高速缓存;
基于来自所述高速缓存的所述第二组编码数据和来自所述闪存存储器设备中的所述至少一个闪存存储器设备的所述一组编码数据执行第一解码操作以生成一组解码数据;
基于所述一组解码数据执行第二解码操作以生成第二组解码数据;
对所述第二组解码数据进行编码以生成第三组编码数据;以及
在第二阶段期间执行第二编程操作以将所述第三组编码数据写入所述闪存存储器设备中的所述至少一个闪存存储器设备。
12.根据权利要求11所述的系统,其中存储在所述高速缓存中的所述第二组编码数据包括用于特定纠错码(ECC)代码的附加奇偶校验位,并且所述第三组编码数据包括与所述一组编码数据相同的数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西部数据技术公司,未经西部数据技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910799164.8/1.html,转载请声明来源钻瓜专利网。