[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成多个分立的侧墙，包括掩膜侧墙和伪掩膜侧墙；在基底上形成覆盖侧墙侧壁和顶部的保护层；形成保护层后，在基底上形成掩膜层，掩膜层具有开口，开口露出伪掩膜侧墙顶部的保护层；去除开口露出的伪掩膜侧墙顶部的保护层；以掩膜层和保护层为掩膜，去除伪掩膜侧墙；去除掩膜层和保护层；以掩膜侧墙为掩膜，图形化基底。本发明实施例中保护层能够在去除伪掩膜侧墙的步骤中，对掩膜侧墙起到保护作用，从而有利于防止掩膜侧墙受损，且通过保护层，还有利于减小去除伪掩膜侧墙的工艺受到掩膜侧墙的限制，从而增大去除伪掩膜侧墙的工艺窗口。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

在半导体领域中，根据工艺要求，通常还需要形成具有不同间距的鳍部，目前一种做法是通过鳍切(Fin cut)工艺来形成具有不同间距的鳍部。其中，鳍切工艺一般包括鳍先切(Cut first)工艺和鳍后切(Cut last)工艺。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形化所述基底的工艺效果。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成多个分立的侧墙，包括掩膜侧墙和伪掩膜侧墙；在所述基底上形成覆盖所述侧墙侧壁和顶部的保护层；形成所述保护层后，在所述基底上形成掩膜层，所述掩膜层具有开口，所述开口露出所述伪掩膜侧墙顶部的保护层；去除所述开口露出的伪掩膜侧墙顶部的保护层；以所述掩膜层和所述保护层为掩膜，去除所述伪掩膜侧墙；去除所述掩膜层和所述保护层；以所述掩膜侧墙为掩膜，图形化所述基底。

相应的，本发明实施例还提供一种半导体结构，包括：基底；分立于所述基底上的多个侧墙，包括掩膜侧墙和伪掩膜侧墙；保护层，覆盖所述侧墙侧壁和顶部；掩膜层，位于所述基底上，所述掩膜层具有开口，所述开口露出所述伪掩膜侧墙顶部的保护层。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在所述基底上形成覆盖所述侧墙侧壁和顶部的保护层，在后续去除所述伪掩膜侧墙的步骤中，所述保护层能够对所述掩膜侧墙起到保护作用，有利于防止去除伪掩膜侧墙的工艺对所述掩膜侧墙造成损伤，从而防止所述掩膜侧墙的图形受到影响，进而有利于提高后续以所述掩膜侧墙为掩膜图形化所述基底的工艺效果，使目标图形满足工艺要求。

此外，本发明实施例通过所述保护层，有利于防止去除伪掩膜侧墙的工艺对所述掩膜侧墙造成损伤，从而有利于减小去除所述伪掩膜侧墙的工艺受到所述掩膜侧墙的限制，相应有利于降低去除所述伪掩膜侧墙的工艺难度、增大工艺窗口，且本发明实施例易于通过调整刻蚀工艺、或刻蚀工艺参数等方式将伪掩膜侧墙完全去除，从而降低了出现伪掩膜侧墙残留问题的概率，进而有利于使后续目标图形满足工艺要求。

附图说明