[发明专利]半导体封装件

说明书

提供的是一种堆叠半导体封装件，所述堆叠半导体封装件包括：封装基底基板，所述封装基底基板包括多条信号线和至少一条电源线，其中，多个顶面连接焊盘和多个底面连接焊盘分别位于所述封装基底基板的顶面和底面上；以及多个半导体芯片，所述多个半导体芯片被顺序地堆叠在所述封装基底基板上并且电连接到所述顶面连接焊盘，所述多个半导体芯片包括作为最底层半导体芯片的第一半导体芯片，以及在所述第一半导体芯片上的第二半导体芯片，其中，所述多条信号线被布置为与所述封装基底基板的第一部分分开，所述第一部分与所述第一半导体芯片的第一边缘交叠，所述第一边缘在垂直方向上与所述第二半导体芯片交叠。

相关申请的交叉引用

本申请要求于2018年9月28日在韩国知识产权局提交的韩国专利申请No.10-2018-0116577的优先权，其全部内容通过引用并入在本文中。

技术领域

本发明构思涉及半导体封装件，更具体地，涉及包括多个堆叠半导体芯片的堆叠半导体封装件。

背景技术

随着电子工业和用户需求的快速发展，电子设备正变得更紧凑且更轻。因此，对作为电子设备核心部分的半导体器件的高度集成和容量提高存在需求。然而，提高半导体器件的集成存在限制。因此，正在开发包括多个半导体芯片的半导体封装件以实现大容量。

另外，随着对提高半导体器件的容量的需求变得更高，正在开发堆叠有半导体封装件中包括的多个半导体芯片的堆叠半导体封装件。

发明内容

本发明构思提供一种堆叠半导体封装件，所述堆叠半导体封装件已经通过防止和/或减少在堆叠有多个半导体芯片的封装基底基板中发生的缺陷改进了可靠性。

为了实现上述目的，本发明构思提供如本文中所描述的堆叠半导体封装件。

根据本发明构思的一个方面，提供了一种堆叠半导体封装件，所述堆叠半导体封装件包括：封装基底基板，其中多个顶面连接焊盘和多个底面连接焊盘分别位于顶面和底面上，其中，所述封装基底基板包括多条信号线和至少一条电源线；以及多个半导体芯片，所述多个半导体芯片被顺序地堆叠在所述封装基底基板上并且电连接到所述顶面连接焊盘，所述多个半导体芯片包括作为所述多个半导体芯片中的最底层半导体芯片的第一半导体芯片，以及在所述第一半导体芯片上的第二半导体芯片，其中，所述信号线与所述封装基底基板的与所述第一半导体芯片的第一边缘交叠的第一部分间隔开，所述第一边缘在垂直于所述封装基底基板的垂直方向上与所述第二半导体芯片交叠。

根据本发明构思的另一方面，提供了一种堆叠半导体封装件，所述堆叠半导体封装件包括：封装基底基板，所述封装基底基板包括具有顶层和底层的多个层，并且包括位于至少一些所述层中的多条信号线和至少一条电源线，以及在所述底层中并具有第一宽度的球焊盘；以及多个半导体芯片，所述多个半导体芯片被堆叠在所述封装基底基板上并且包括作为所述多个半导体芯片中的最底层半导体芯片的第一半导体芯片，以及在所述第一半导体芯片上的第二半导体芯片，其中，所述封装基底基板包括具有第一区域和第二区域的交叠区域，其中，所述第一区域具有等于或大于所述第一宽度的第二宽度并且从所述封装基底基板的与所述第一半导体芯片的第一边缘交叠的第一部分起在所述第一半导体芯片的底面下延伸，所述第一边缘在垂直于所述封装基底基板的垂直方向上与所述第二半导体芯片交叠，其中，所述第二区域具有所述第二宽度并且从所述封装基底基板的所述第一部分起在所述第一半导体芯片的所述底面的外部延伸，并且其中，在所述底层中，所述多条信号线不位于所述第二区域中。