[发明专利]异质整合组装结构及其制造方法

说明书

本发明公开一种异质整合组装结构及其制造方法，其中该异质整合组装结构包括基底、管芯、钝化层、第一重布线层、第二重布线层以及连接部。管芯安装于所述基底上。管芯具有有源面与无源面。有源面具有接垫。钝化层覆盖所述管芯的侧壁与表面，裸露出所述接垫的表面。第一重布线层位于钝化层上，电连接接垫。第二重布线层位于基底上，与管芯相邻。连接部连接第一重布线层与第二重布线层。

技术领域

本发明涉及一种异质整合组装结构及其制造方法。

背景技术

随着电子装置的轻薄化，目前的趋势正致力于将异质的半导体的组件直接连接而减少中介基底的使用，一方面可减少半导体封装的尺寸，同时可缩短电性通路，提升半导体封装中的运算速度。传统的异质组装方式为在高温下进行焊接，但高温会影响芯片的性能。因应更先进的需求并避免传统焊接连接的高温影响芯片性能，需要持续寻求新的组装方法。

发明内容

本发明提出一种异质整合组装结构，包括基底、管芯、钝化层、第一重布线层、第二重布线层以及连接部。管芯安装于所述基底上。管芯具有有源面与无源面。有源面具有接垫。钝化层覆盖所述管芯的侧壁与表面，裸露出所述接垫的表面。第一重布线层位于钝化层上，电连接接垫。第二重布线层位于基底上，与管芯相邻。连接部连接第一重布线层与第二重布线层。

依照本发明实施例所述，所述连接部的宽度大于所述第一重布线层的宽度，且大于所述第二重布线层的宽度。

依照本发明实施例所述，异质整合组装结构还包括粘着层，位于所述管芯与所述基底之间。

依照本发明实施例所述，所述管芯的所述无源面与所述粘着层接触。

依照本发明实施例所述，所述管芯的侧壁与所述粘着层接触。

依照本发明实施例所述，所述管芯的所述有源面比所述无源面接近所述粘着层。

依照本发明实施例所述，所述粘着层具有亲水性。

依照本发明实施例所述，所述基底具有凹槽，所述管芯安装于所述凹槽中。

依照本发明实施例所述，所述管芯的所述有源面的面积大于或等于所述无源面的面积。

依照本发明实施例所述，所述管芯的所述有源面的面积小于所述无源面的面积。

依照本发明实施例所述，所述管芯的具有垂直侧壁、倾斜侧壁、阶梯侧壁、弧形侧壁或其组合。

本发明还提出一种异质整合组装结构的制造方法，包括提供晶片，所述晶片包括多个管芯，其中每一所述管芯具有有源面与无源面，所述有源面具有接垫。在所述管芯之间形成缺口，所述缺口裸露出所述管芯的第一侧壁。在所述晶片上形成钝化层，覆盖所述管芯的表面，裸露出所述接垫的表面。于所述钝化层上形成第一重布线层，电连接所述接垫。进行切割制作工艺，使所述晶片上的所述管芯彼此分离。将所述管芯安装于基底上，所述基底上具有第二重布线层。形成连接部，连接所述第一重布线层与所述第二重布线层。

依照本发明实施例所述，所述形成连接部的方法包括：在所述钝化层与所述第一重布线层上形成第一保护层，裸露出所述第一重布线层的第一末端；在所述基底与所述第二重布线层上形成第二保护层，裸露出所述第二重布线层的第二末端；以及以电镀法或无电镀法形成所述连接部。

依照本发明实施例所述，所述在所述管芯之间形成所述多个缺口包括：在所述晶片上形成所述钝化层之前，从所述管芯的所述有源面向所述无源面进行预切所述晶片制作工艺，或是进行光刻制作工艺与蚀刻制作工艺，且其中所述钝化层还覆盖所述晶片的所述第一侧壁。

依照本发明实施例所述，所述在所述管芯之间形成所述多个缺口包括：在所述晶片上形成所述钝化层之后，从所述管芯的所述无源面向所述有源面进行预切所述晶片制作工艺。