[发明专利]3D NAND闪存及制备方法

权利要求书

1.一种3D NAND闪存的制备方法，其特征在于，包括如下步骤：

提供半导体衬底，所述半导体衬底上形成有叠层结构，所述叠层结构包括交替叠置的第一牺牲层及第二牺牲层；

于所述叠层结构内形成沟道通孔及虚拟沟道通孔；

于所述沟道通孔的侧壁表面形成功能侧壁，于所述功能侧壁的表面及所述沟道通孔的底部形成沟道层，并于所述虚拟沟道通孔内形成填充牺牲层；

于所述叠层结构内形成栅极间隙；

基于所述栅极间隙去除所述第一牺牲层以形成牺牲间隙；

于所述牺牲间隙内形成栅极层；及

去除所述填充牺牲层，以释放所述虚拟沟道通孔；并基于所述虚拟沟道通孔去除所述第二牺牲层以形成镂空间隙。

2.根据权利要求1所述的3D NAND闪存的制备方法，其特征在于，于所述沟道通孔的侧壁表面形成所述功能侧壁包括如下步骤：

于所述沟道通孔的侧壁表面形成阻挡层；

于所述阻挡层的表面形成存储层；及

于所述存储层的表面形成隧穿层。

3.根据权利要求1所述的3D NAND闪存的制备方法，其特征在于：于所述沟道通孔的侧壁表面形成所述功能侧壁之前还包括于所述沟道通孔的底部及所述虚拟沟道通孔的底部形成外延层的步骤；于所述功能侧壁的表面形成所述沟道层之后还包括于所述沟道通孔内形成填充绝缘层的步骤。

4.根据权利要求3所述的3D NAND闪存的制备方法，其特征在于：

所述叠层结构的上表面还形成有第一覆盖介质层，于所述叠层结构内形成沟道通孔及虚拟沟道通孔之前还包括如下步骤：

对所述叠层结构进行刻蚀，以使得所述叠层结构的边缘呈阶梯状；及

形成第二覆盖介质层，所述第二覆盖介质层至少覆盖所述叠层结构的阶梯状边缘；

形成所述填充绝缘层及所述填充牺牲层之后且形成所述栅极间隙之前还包括如下步骤：

于所述第一覆盖介质层内形成连接部，所述连接部位于所述沟道通孔的顶部及所述虚拟沟道通孔的顶部，且位于所述沟道通孔顶部的所述连接部与所述功能侧壁及所述沟道层相接触，位于所述虚拟沟道通孔顶部的所述连接部与所述填充牺牲层相接触；及

于所述第一覆盖介质层的上表面形成第三覆盖介质层，所述第三覆盖介质层覆盖所述第一覆盖介质层的上表面、所述第二覆盖介质层的上表面及所述连接部。

5.根据权利要求4所述的3D NAND闪存的制备方法，其特征在于，去除所述填充牺牲层，以释放所述虚拟沟道通孔；并基于所述虚拟沟道通孔去除所述第二牺牲层以形成镂空间隙包括如下步骤：

于所述第三覆盖介质层内形成开口，所述开口暴露出位于所述虚拟沟道通孔顶部的所述连接部；

去除位于所述虚拟沟道通孔顶部的所述连接部，以形成释放开口；及

基于所述释放开口去除所述填充牺牲层以释放所述虚拟沟道通孔；并基于所述虚拟沟道通孔去除所述第二牺牲层以形成镂空间隙。

6.根据权利要求4所述的3D NAND闪存的制备方法，其特征在于：基于所述虚拟沟道通孔去除所述第二牺牲层以形成所述镂空间隙之后还包括如下步骤：于所述第三覆盖介质层的上表面形成第四覆盖介质层，所述第四覆盖介质层封堵所述虚拟沟道通孔的顶部开口。

7.根据权利要求3所述的3D NAND闪存的制备方法，其特征在于：所述半导体衬底上还形成有底部叠层结构，所述底部叠层结构位于所述半导体衬底与所述叠层结构之间，所述底部叠层结构包括底层介质层及位于相邻所述底层介质层之间的底层牺牲层；所述沟道通孔、所述虚拟沟道通孔及所述栅极间隙均沿厚度方向贯穿所述叠层结构及所述底部叠层结构，且延伸至所述半导体衬底内。