[发明专利]3D NAND闪存及制备方法

说明书

本发明提供一种3D NAND闪存及制备方法，包括如下步骤：提供半导体衬底，半导体衬底上形成有叠层结构，叠层结构包括交替叠置的第一牺牲层及第二牺牲层；于叠层结构内形成沟道通孔及虚拟沟道通孔；于沟道通孔的侧壁表面形成功能侧壁，于功能侧壁的表面及沟道通孔的底部形成沟道层，并于虚拟沟道通孔内形成填充牺牲层；于叠层结构内形成栅极间隙；基于栅极间隙去除第一牺牲层以形成牺牲间隙；于牺牲间隙内形成栅极层；及去除填充牺牲层，以释放虚拟沟道通孔；并基于虚拟沟道通孔去除第二牺牲层以形成镂空间隙。本发明3D NAND闪存中栅极层之间设置为镂空间隙，相邻栅极层之间均为空气间隙，可以有效降低电容耦合效应，且可以减小甚至避免漏电流。

技术领域

本发明属于集成电路设计及制造技术领域，特别是涉及一种3D NAND闪存及制备方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速，闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的3D NAND闪存的制备工艺主要包括：首先形成由牺牲层(一般为氮化硅层)及栅间介质层(一般为氧化硅层)交替叠置的叠层结构，然后在将所述牺牲层去除并填充形成栅极层(即栅极字线层，一般为钨层)以得到3D NAND闪存。随着工艺的发展，为了实现更高的存储密度，3D NAND闪存中堆叠的层数(所述牺牲层与栅间介质层的层数及所述栅极层与所述栅间介质层的层数)也需随之显著增加，譬如，由32层发展到64层，再到96层甚至128层等等。然而，随着3D NAND闪存中堆叠的层数的增加，其制程难度随着增大，沟道通孔的深度增加，使得部分层的台阶覆盖性(Step Coverage)逐渐变差，栅极层之间及存储单元之间存在电容耦合效应，而电容耦合效应的存在会使得所述3D NAND闪存的开启电压(Vt)分布变宽；同时，为了实现3D NAND闪存中堆叠的层数的增加，所述牺牲层的厚度(即所述栅极层的厚度)及所述栅间介质层的厚度均需要减小，而所述牺牲层的厚度及所述栅间介质层的厚度的减小会导致漏电流的发生，且会进一步增加电容耦合效应。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种3D NAND闪存及制备方法，用于解决现有技术中3D NAND闪存随着叠层的层数的增加、牺牲层的厚度及栅间介质层的厚度减小而导致的电容耦合效应及漏电流的问题。

为实现上述目的及其他相关目的，本发明提供一种3D NAND闪存的制备方法，所述3D NAND闪存的制备方法包括如下步骤：

提供半导体衬底，所述半导体衬底上形成有叠层结构，所述叠层结构包括交替叠置的第一牺牲层及第二牺牲层；

于所述叠层结构内形成沟道通孔及虚拟沟道通孔；

于所述沟道通孔的侧壁表面形成功能侧壁，于所述功能侧壁的表面及所述沟道通孔的底部形成沟道层，并于所述虚拟沟道通孔内形成填充牺牲层；

于所述叠层结构内形成栅极间隙；

基于所述栅极间隙去除所述第一牺牲层以形成牺牲间隙；

于所述牺牲间隙内形成栅极层；及

去除所述填充牺牲层，以释放所述虚拟沟道通孔；并基于所述虚拟沟道通孔去除所述第二牺牲层以形成镂空间隙。

可选地，于所述沟道通孔的侧壁表面形成所述功能侧壁包括如下步骤：

于所述沟道通孔的侧壁表面形成阻挡层；

于所述阻挡层的表面形成存储层；及

于所述存储层的表面形成隧穿层。