[发明专利]连接接口电路、存储器存储装置及信号产生方法

说明书

本发明提供一种连接接口电路、存储器存储装置及信号产生方法。连接接口电路用以将存储器控制器连接至易失性存储器模块。连接接口电路包括锁相电路、线路模块及信号接口。信号接口连接于线路模块与存储器控制器之间。锁相电路用以从存储器控制器接收第一时脉信号。锁相电路还用以根据第一时脉信号与线路模块的延迟特性产生第二时脉信号。线路模块用以根据第二时脉信号提供第三时脉信号至信号接口。

技术领域

本发明涉及一种信号处理技术，尤其涉及一种连接接口电路、存储器存储装置及信号产生方法。

背景技术

一般来说，存储器控制器可以通过连接接口电路来存取易失式存储器模块。但是，为了让连接接口电路提供给易失式存储器模块的时脉信号与存储器控制器本身的时脉信号对齐，一般可先测量时脉信号在连接接口电路中传递造成的延迟，然后再由存储器控制器根据此延迟来叠代调整输出信号的延迟量。然而，实务上受到温度变化和/或制程误差等因素影响，存储器控制器往往需要花费比预期更多的时间进行时脉信号的调整，从而降低存储器存储装置的运作效率。

发明内容

本发明提供一种连接接口电路、存储器存储装置及信号产生方法，可有效提升存储器存储装置的运作效率。

本发明的范例实施例提供一种连接接口电路，其用以将存储器控制器连接至易失性存储器模块。所述连接接口电路包括锁相电路、线路模块及信号接口。所述锁相电路连接至所述存储器控制器。所述线路模块连接至所述锁相电路。所述信号接口连接于所述线路模块与所述存储器控制器之间。所述锁相电路用以从所述存储器控制器接收第一时脉信号。所述锁相电路还用以根据所述第一时脉信号与所述线路模块的延迟特性产生第二时脉信号。所述线路模块用以根据所述第二时脉信号提供第三时脉信号至所述信号接口。

在本发明的一范例实施例中，所述锁相电路还用以将所述第一时脉信号与所述第二时脉信号之间的相位差锁定于目标相位差，且所述目标相位差受所述线路模块的所述延迟特性影响。

在本发明的一范例实施例中，所述线路模块还用以延迟所述第二时脉信号以产生所述第三时脉信号，且所述第二时脉信号的延迟量对应所述目标相位差。

在本发明的一范例实施例中，所述锁相电路包括调变电路与补偿电路。所述调变电路连接至所述存储器控制器与所述线路模块。所述补偿电路连接至所述调变电路。所述调变电路用以根据所述第一时脉信号与补偿信号产生所述第二时脉信号，并且所述补偿电路用以根据所述第二时脉信号产生所述补偿信号。

本发明的范例实施例另提出一种存储器存储装置，其包括易失性存储器模块、存储器控制器及连接接口电路。所述连接接口电路连接至所述易失性存储器模块与所述存储器控制器。所述连接接口电路用以从所述存储器控制器接收第一时脉信号。所述连接接口电路还用以根据所述第一时脉信号与所述连接接口电路中的线路模块的延迟特性产生第二时脉信号。所述连接接口电路还用以根据所述第二时脉信号提供第三时脉信号至所述连接接口电路与所述存储器控制器之间的信号接口。

在本发明的一范例实施例中，所述连接接口电路还用以将所述第一时脉信号与所述第二时脉信号之间的相位差锁定于目标相位差，且所述目标相位差受所述线路模块的所述延迟特性影响。

在本发明的一范例实施例中，所述连接接口电路还用以经由所述线路模块延迟所述第二时脉信号以产生所述第三时脉信号，且所述第二时脉信号的一延迟量对应所述目标相位差。

在本发明的一范例实施例中，所述补偿电路包括至少一第一电路模块与至少一第二电路模块。所述至少一第一电路模块用以模拟所述线路模块中的至少一连接线的延迟特性。所述至少一第二电路模块连接至所述至少一第一电路模块并且用以模拟所述线路模块中的至少一布线转折点的延迟特性。

在本发明的一范例实施例中，所述至少一第一电路模块包括至少一RC电路。

在本发明的一范例实施例中，所述至少一第二电路模块包括至少一缓冲元件。