[发明专利]一种半浮栅晶体管的制备方法有效
| 申请号： | 201910810706.7 | 申请日： | 2019-08-29 |
| 公开（公告）号： | CN110600380B | 公开（公告）日： | 2023-03-10 |
| 发明（设计）人： | 田武;孙超;江宁 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 高洁;张颖玲 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半浮栅 晶体管 制备 方法 | ||
1.一种半浮栅晶体管的制备方法，其特征在于，所述方法包括以下步骤：
提供衬底；
刻蚀所述衬底形成凹槽，所述凹槽用于容纳所述半浮栅晶体管的浮栅层；
在形成所述凹槽后，在所述凹槽周围的预设形成位置形成浅沟槽隔离结构。
2.根据权利要求1所述的方法，其特征在于，在形成所述凹槽前，所述方法还包括：在所述衬底内形成具有第一掺杂类型的掺杂区，在所述第一掺杂类型的掺杂区形成具有第二掺杂类型的掺杂区；
所述凹槽形成在所述具有第二掺杂类型的掺杂区内。
3.根据权利要求1所述的方法，其特征在于，所述凹槽为U型凹槽。
4.根据权利要求1所述的方法，其特征在于，在刻蚀所述衬底形成凹槽后，所述方法还包括：采用具有第一掺杂类型的离子对所述凹槽内的衬底进行掺杂。
5.根据权利要求1所述的方法，其特征在于，在刻蚀所述衬底形成凹槽后，所述方法还包括：在所述衬底上形成浮栅材料层，所述浮栅材料层填满所述凹槽；所述浮栅材料层用于被刻蚀形成所述浮栅层。
6.根据权利要求5所述的方法，其特征在于，形成所述浮栅材料层的步骤包括：
在所述衬底上沉积第一多晶硅层，所述第一多晶硅层填满所述凹槽；
采用具有第一掺杂类型的离子对所述第一多晶硅层进行掺杂，形成所述浮栅材料层。
7.根据权利要求5所述的方法，其特征在于，所述浮栅材料层的厚度范围为1000-1500埃。
8.根据权利要求5所述的方法，其特征在于，在形成所述浮栅材料层后形成所述浅沟槽隔离结构；其中，形成所述浅沟槽隔离结构的步骤包括：
以所述浮栅材料层为硬掩膜层对所述衬底进行刻蚀，在所述预设形成位置形成穿过所述浮栅材料层以及所述衬底的沟槽；
在所述沟槽内填充隔离材料，形成所述浅沟槽隔离结构。
9.根据权利要求8所述的方法，其特征在于，所述浅沟槽隔离结构在垂直于所述衬底方向上的高度范围为2500-4000埃。
10.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在所述浮栅材料层上形成栅间介质材料层；
在所述栅间介质材料层上形成控制栅极材料层，所述控制栅极材料层具有第二掺杂类型；
刻蚀所述浮栅材料层、所述栅间介质材料层以及所述控制栅极材料层，形成所述半浮栅晶体管的浮栅层、栅间介质层以及控制栅极层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910810706.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：具有矩形轮廓的间隔件及其制造方法
- 下一篇：阵列基板和阵列基板的制备方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
