[发明专利]一种半浮栅晶体管的制备方法

说明书

本发明实施例公开了一种半浮栅晶体管的制备方法，所述方法包括以下步骤：提供衬底；刻蚀所述衬底形成凹槽，所述凹槽用于容纳所述半浮栅晶体管的浮栅层；在形成所述凹槽后，在所述凹槽周围的预设形成位置形成浅沟槽隔离结构。

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种半浮栅晶体管的制备方法。

背景技术

随着动态随机存取存储器(Dynamic Random Access Memory，DRAM)制备技术的不断更新，DRAM的尺寸再继续往下收缩变得越来越困难。为了进一步缩小器件尺寸，降低芯片成本，近年来人们对无电容DRAM新型结构进行了研究。该结构主要有两种：一种是基于浮体(Floating-body)效应的零电容随机存取存储器(Zero capacitance Random AccessMemory，ZRAM)；另一种是将隧穿场效应晶体管(Tunneling Field Effect Transistor，TFET)和浮栅器件结合起来的基于P型隧穿场效应晶体管(P-TFET)的半浮栅晶体管(Semi-Floating Gate Transistor，SFGT)。对于ZRAM结构，需要利用绝缘体上硅(Silicon OnInsulator，SOI)器件中埋氧层(Box)的隔离作用所带来的浮体效应，成本较高；另外，ZRAM结构保持(retention)时间较短，无法满足实际要求。因此，人们开始对SFGT结构进行进一步研究。

为了进一步缩小器件尺寸，可以利用凹槽(trench)结构工艺，将浮栅层的一部分形成在衬底(Silicon)内部；然而，这一工艺目前尚不成熟，器件短路问题时有发生。

发明内容

有鉴于此，本发明的主要目的在于提供一种半浮栅晶体管的制备方法。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供了一种半浮栅晶体管的制备方法，所述方法包括以下步骤：

提供衬底；

刻蚀所述衬底形成凹槽，所述凹槽用于容纳所述半浮栅晶体管的浮栅层；

在形成所述凹槽后，在所述凹槽周围的预设形成位置形成浅沟槽隔离结构。

上述方案中，在形成所述凹槽前，所述方法还包括：在所述衬底内形成具有第一掺杂类型的掺杂区，在所述第一掺杂类型的掺杂区形成具有第二掺杂类型的掺杂区；

所述凹槽形成在所述具有第二掺杂类型的掺杂区内。

上述方案中，所述凹槽为U型凹槽。

上述方案中，在刻蚀所述衬底形成凹槽后，所述方法还包括：采用具有第一掺杂类型的离子对所述凹槽内的衬底进行掺杂。

上述方案中，在刻蚀所述衬底形成凹槽后，所述方法还包括：在所述衬底上形成浮栅材料层，所述浮栅材料层填满所述凹槽；所述浮栅材料层用于被刻蚀形成所述浮栅层。

上述方案中，形成所述浮栅材料层的步骤包括：

在所述衬底上沉积第一多晶硅层，所述第一多晶硅层填满所述凹槽；

采用具有第一掺杂类型的离子对所述第一多晶硅层进行掺杂，形成所述浮栅材料层。

上述方案中，所述浮栅材料层的厚度范围为1000-1500埃。

上述方案中，在形成所述浮栅材料层后形成所述浅沟槽隔离结构；其中，形成所述浅沟槽隔离结构的步骤包括：

以所述浮栅材料层为硬掩膜层对所述衬底进行刻蚀，在所述预设形成位置形成穿过所述浮栅材料层以及所述衬底的沟槽；

在所述沟槽内填充隔离材料，形成所述浅沟槽隔离结构。