[发明专利]存储器元件及其制造方法

说明书

一种存储器元件及其制造方法，存储器元件包括堆叠结构、柱、停止层以及接触插塞。所述堆叠结构，包括多个导体层。所述柱穿过所述堆叠结构。所述柱包括多个串联的存储单元，所述多个串联的存储单元在所述柱位置布局图案中位于所述柱与所述导体层的多个交叉点处。所述第一停止层覆盖所述堆叠结构以及部分所述柱的顶面。所述接触插塞穿过所述第一停止层，延伸至所述柱中，且与所述多个串联的存储单元电性连接。所述接触窗着陆于所述接触插塞上，借由接触插塞与部分所述柱通道层电性连接。

技术领域

本发明属于半导体器件技术领域，涉及一种存储器元件及其制造方法。

背景技术

随着科技日新月异，电子元件的进步增加了对更大储存能力的需要。为了满足高储存密度(high storage density)的需求，存储器元件尺寸变得更小而且集成度更高。因此，存储器元件的形态已从平面型栅极(planar gate)结构的二维存储器元件(2D memorydevice)发展到具有垂直通道(vertical channel，VC)结构的三维存储器元件(3D memorydevice)。然而，具有垂直通道结构的三维存储器元件仍面临许多挑战。

发明内容

本发明提供一种存储器元件可以增加工艺的裕度，并提升存储器元件的可靠度。

本发明实施例提出一种存储器元件，包括堆叠结构、柱、第一停止层以及接触插塞。所述堆叠结构，包括堆叠的多个导体层。所述柱穿过所述堆叠结构。所述柱包括多个串联的存储单元，所述多个串联的存储单元在柱位置布局图案中位于所述柱与所述导体层的多个交叉点处。所述第一停止层覆盖所述堆叠结构以及部分所述柱的顶面。所述接触插塞穿过所述第一停止层，延伸至所述柱中，且与所述多个串联的存储单元电性连接。所述接触窗着陆于所述第一停止层与所述接触插塞上，借由所述接触插塞与部分的所述柱电性连接。

本发明实施例还提供一种存储器元件的制造方法，包括在基底上形成堆叠结构。在所述堆叠结构中形成柱，所述柱上具有凹槽。在所述堆叠结构与所述柱上以及所述凹槽中形成停止材料层。移除在所述凹槽的侧壁上的所述停止材料层，以在所述堆叠结构上形成第一停止层，并在所述凹槽的底面形成第二停止层。在所述凹槽中形成接触插塞。在所述第一停止层以及所述接触插塞上形成介电层。在所述介电层中形成接触窗，所述接触窗与所述接触插塞电性连接。

基于上述，本发明实施例借由第一停止层的形成可以保护柱，使其不会在形成接触窗开口时遭受刻蚀的破坏。此外，接触窗不仅可以着陆于接触插塞上，而且还可以着陆于停止层上。因此，本发明实施例可以增加工艺的裕度，并且提升垂直通道结构的存储器元件的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1H是本发明第一实施例的存储器元件的制造流程的剖面示意图。

图2是图1H的上视示意图。

图3A至图3F是本发明第二实施例的存储器元件的制造流程的剖面示意图。

图4是本发明第二实施例的一种存储器元件的上视示意图。

【符号说明】

10：存储器元件

92、92a：介电层

94：牺牲层

99：掺杂区

100、200：基底

101、201：堆叠结构

110、210：第一堆叠结构

112、212：底介电层

116、216：顶介电层