[发明专利]导电特征形成

说明书

本公开涉及导电特征形成。本公开提供了涉及导电特征和形成具有不同尺寸的导电特征的方法的示例实施例。在一个实施例中，一种结构包括：衬底、衬底上的电介质层、以及分别穿过电介质层到达衬底上的第一源极/漏极区域和第二源极/漏极区域的第一导电特征和第二导电特征。第一导电特征具有沿着第一导电特征的纵向轴线的第一长度和垂直于第一长度的第一宽度。第二导电特征具有沿着第二导电特征的纵向轴线的第二长度和垂直于第二长度的第二宽度。第一导电特征的纵向轴线与第二导电特征的纵向轴线对齐。第一宽度大于第二宽度，第一长度小于第二长度。

技术领域

本公开总体涉及半导体工艺，更具体地，涉及导电特征形成。

背景技术

半导体集成电路(IC)工业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC演变过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增加，而几何尺寸(例如，可以使用制造工艺创建的最小组件(或线路))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。然而，按比例缩小也产生前几代IC在较大几何尺寸下可能不会出现的挑战。

发明内容

根据本公开的一个实施例，提供了一种半导体工艺的结构，包括：衬底；电介质层，电介质层在衬底上方；第一导电特征，第一导电特征穿过电介质层到达衬底上的第一源极/漏极区域，第一导电特征具有沿着第一导电特征的纵向轴线的第一长度和垂直于第一长度的第一宽度；以及第二导电特征，第二导电特征穿过电介质层到达衬底上的第二源极/漏极区域，第二导电特征具有沿着第二导电特征的纵向轴线的第二长度和垂直于第二长度的第二宽度，第一导电特征的纵向轴线与第二导电特征的纵向轴线对齐，第一宽度大于第二宽度，第一长度小于第二长度。

根据本公开的另一实施例，提供了一种半导体工艺的结构，包括：衬底；静态随机存取存储器(SRAM)结构，SRAM结构在衬底上；电介质层，电介质层在衬底上的SRAM结构上方；位线接触，位线接触穿过电介质层到达SRAM结构；以及第一电源节点接触，第一电源节点接触穿过电介质层到达SRAM结构，第一电源节点接触的长度与位线接触的长度对齐，第一电源节点接触的长度大于位线接触的长度，第一电源节点接触的宽度小于位线接触的宽度。

根据本公开的又一实施例，提供了一种半导体工艺的方法，该方法包括：在衬底上沉积电介质层；在电介质层上方沉积掩模；在掩模上方图案化光致抗蚀剂，光致抗蚀剂具有沟槽；穿过掩模来刻蚀第一掩模开口和第二掩模开口，刻蚀第一掩模开口和第二掩模开口包括穿过光致抗蚀剂中的沟槽来刻蚀掩模；穿过电介质层来刻蚀第一接触开口和第二接触开口，刻蚀第一接触开口和第二接触开口包括穿过第一掩模开口来刻蚀电介质层以形成第一接触开口，并且穿过第二掩模开口来刻蚀电介质层以形成第二接触开口，第一接触开口和第二接触开口具有对齐的并且与光致抗蚀剂中的沟槽的长度相对应的相应长度，第一接触开口的宽度大于第二接触开口的宽度；以及用导电材料填充第一接触开口和第二接触开口。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各方面。应当注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征的尺寸。

图1是根据一些实施例的静态随机存取存储器(SRAM)单元的电路示意图。

图2是根据一些实施例的四个SRAM单元的布局。

图3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B和10C是根据一些实施例的在用于形成SRAM结构的示例工艺期间的各个阶段处的各个中间结构的视图。

图11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B和16C是根据一些实施例的在用于形成SRAM结构的另一示例工艺期间的各个阶段处的各个中间结构的视图。