[发明专利]DRAM存储器及其形成方法

说明书

一种DRAM存储器及其形成方法，所述形成方法，在刻蚀所述有源区和隔离层形成字线沟槽后，沿所述隔离层中字线沟槽的侧壁继续刻蚀所述隔离层，使所述隔离层中字线沟槽的宽度变宽，以使得位于所述隔离层中的那一部分字线沟槽的宽度大于位于有源区中那一部分字线沟槽的宽度；在所述字线沟槽中形成字线结构，位于所述隔离层中的那一部分字线结构的宽度大于位于有源区中那一部分字线结构的宽度。本发明形成的字线结构呈波浪形，一方面降低字线结构的电阻；另一方面，使得在有源区边界处形成沟道，即增大了器件的导电沟道宽度，增加DRAM存储器的晶体管的导通电流，从而提高存储的读取速度，增加DRAM存储器的晶体管的集成度。

技术领域

本发明涉及存储器领域，尤其涉及一种DRAM存储器及其形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

为了提高存储结构的集成度，DRAM存储器中的晶体管通常采用沟槽形的晶体管结构，沟槽形的晶体管结构的具体结构包括：半导体衬底；位于半导体衬底中的沟槽；位于沟槽中的栅极(或字线结构)；位于沟槽两侧的半导体衬底中的源区和漏区。沟槽形的晶体管的栅极与字线相连、源区和漏区其中之一与位线相连、源区和漏区中另外一个与电容器相连。

由于字线电阻以及电容相关因素的制约，导致现有的DRAM单一芯片所包含的晶体管的数目有限(一般为1024个)，这大大限制了DRAM的集成度，从而如何降低字线电阻，提升存储单元晶体管的导通电流成为DRAM发展的重点和难点问题，亟需解决。

发明内容

本发明所要解决的技术问题是如何降低字线电阻，提升存储单元晶体管的导通电流，增加晶体管的集成度。

为此，本发明提供了一种DRAM存储器的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有若干分立的有源区，所述若干有源区之间通过隔离层隔离；

刻蚀所述有源区和隔离层，在所述有源区和隔离层中形成字线沟槽；

沿所述隔离层中字线沟槽的侧壁继续刻蚀所述隔离层，使所述隔离层中字线沟槽的宽度变宽，以使得所述隔离层中的那一部分字线沟槽的宽度大于有源区中那一部分字线沟槽的宽度；

在所述字线沟槽中形成字线结构，所述隔离层中的那一部分字线结构的宽度大于位于有源区中那一部分字线结构的宽度。

可选的，所述沿所述隔离层中字线沟槽的侧壁继续刻蚀所述隔离层采用各项同性的湿法刻蚀工艺。

可选的，所述各项同性的湿法刻蚀工艺采用的刻蚀溶液对隔离层的刻蚀速率与对有源区的刻蚀速率之比大于3:1。

可选的，所述有源区的材料为硅，所述隔离区的材料为氧化硅。

可选的，所述各项同性的湿法刻蚀工艺采用的刻蚀溶液为氢氟酸。

可选的，所述沿所述隔离层中字线沟槽的侧壁继续刻蚀所述隔离层时，所述隔离层被刻蚀的宽度为10nm-15nm。

可选的，所述字线沟槽的形成过程为：在所述有源区和隔离层中形成掩膜层；所述掩膜层中具有平行的开口，所述开口的延伸方向与有源区的延伸方向呈一斜角，每一个开口均暴露出部分所述有源区和隔离层表面；沿所述开口刻蚀所述有源区和隔离区，在所述有源区和隔离层中形成字线沟槽；继续以所述掩膜层为掩膜，沿所述隔离层中字线沟槽的侧壁继续刻蚀所述隔离层，使所述隔离层中字线沟槽的宽度变宽。